[binutils][aarch64] Bfloat16 enablement [2/X]
[binutils-gdb.git] / gas / testsuite / gas / aarch64 / armv8-ras-1.s
1 /* ARMv8 RAS Extension. */
2 .text
3
4 .macro rw_sys_reg sys_reg xreg r w
5 .ifc \w, 1
6 msr \sys_reg, \xreg
7 .endif
8 .ifc \r, 1
9 mrs \xreg, \sys_reg
10 .endif
11 .endm
12
13 /* ARMv8-A. */
14 .arch armv8-a+ras
15 esb
16 hint #0x10
17
18 rw_sys_reg sys_reg=erridr_el1 xreg=x5 r=1 w=0
19 rw_sys_reg sys_reg=errselr_el1 xreg=x7 r=1 w=1
20
21 rw_sys_reg sys_reg=erxfr_el1 xreg=x5 r=1 w=0
22 rw_sys_reg sys_reg=erxctlr_el1 xreg=x5 r=1 w=1
23 rw_sys_reg sys_reg=erxstatus_el1 xreg=x5 r=1 w=1
24 rw_sys_reg sys_reg=erxaddr_el1 xreg=x5 r=1 w=1
25
26 rw_sys_reg sys_reg=erxmisc0_el1 xreg=x5 r=1 w=1
27 rw_sys_reg sys_reg=erxmisc1_el1 xreg=x5 r=1 w=1
28
29 rw_sys_reg sys_reg=vsesr_el2 xreg=x5 r=1 w=0
30 rw_sys_reg sys_reg=disr_el1 xreg=x5 r=1 w=1
31 rw_sys_reg sys_reg=vdisr_el2 xreg=x5 r=1 w=0
32
33 /* ARMv8.1-A. */
34
35 .arch armv8.1-a+ras
36 esb
37 hint #0x10
38
39 rw_sys_reg sys_reg=erridr_el1 xreg=x5 r=1 w=0
40 rw_sys_reg sys_reg=errselr_el1 xreg=x7 r=1 w=1
41
42 rw_sys_reg sys_reg=erxfr_el1 xreg=x5 r=1 w=0
43 rw_sys_reg sys_reg=erxctlr_el1 xreg=x5 r=1 w=1
44 rw_sys_reg sys_reg=erxstatus_el1 xreg=x5 r=1 w=1
45 rw_sys_reg sys_reg=erxaddr_el1 xreg=x5 r=1 w=1
46
47 rw_sys_reg sys_reg=erxmisc0_el1 xreg=x5 r=1 w=1
48 rw_sys_reg sys_reg=erxmisc1_el1 xreg=x5 r=1 w=1
49
50 rw_sys_reg sys_reg=vsesr_el2 xreg=x5 r=1 w=0
51 rw_sys_reg sys_reg=disr_el1 xreg=x5 r=1 w=1
52 rw_sys_reg sys_reg=vdisr_el2 xreg=x5 r=1 w=0
53
54 /* ARMv8.2-A. */
55
56 .arch armv8.2-a+ras
57 esb
58 hint #0x10
59
60 rw_sys_reg sys_reg=erridr_el1 xreg=x5 r=1 w=0
61 rw_sys_reg sys_reg=errselr_el1 xreg=x7 r=1 w=1
62
63 rw_sys_reg sys_reg=erxfr_el1 xreg=x5 r=1 w=0
64 rw_sys_reg sys_reg=erxctlr_el1 xreg=x5 r=1 w=1
65 rw_sys_reg sys_reg=erxstatus_el1 xreg=x5 r=1 w=1
66 rw_sys_reg sys_reg=erxaddr_el1 xreg=x5 r=1 w=1
67
68 rw_sys_reg sys_reg=erxmisc0_el1 xreg=x5 r=1 w=1
69 rw_sys_reg sys_reg=erxmisc1_el1 xreg=x5 r=1 w=1
70
71 rw_sys_reg sys_reg=vsesr_el2 xreg=x5 r=1 w=0
72 rw_sys_reg sys_reg=disr_el1 xreg=x5 r=1 w=1
73 rw_sys_reg sys_reg=vdisr_el2 xreg=x5 r=1 w=0