2 * yosys -- Yosys Open SYnthesis Suite
4 * Copyright (C) 2012 Clifford Wolf <clifford@clifford.at>
6 * Permission to use, copy, modify, and/or distribute this software for any
7 * purpose with or without fee is hereby granted, provided that the above
8 * copyright notice and this permission notice appear in all copies.
10 * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
11 * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
12 * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
13 * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
14 * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
15 * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
16 * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
20 #include "kernel/yosys.h"
29 enum State
: unsigned char {
32 Sx
= 2, // undefined value or conflict
33 Sz
= 3, // high-impedance / not-connected
34 Sa
= 4, // don't care (used only in cases)
35 Sm
= 5 // marker (used internally by some passes)
38 enum SyncType
: unsigned char {
39 ST0
= 0, // level sensitive: 0
40 ST1
= 1, // level sensitive: 1
41 STp
= 2, // edge sensitive: posedge
42 STn
= 3, // edge sensitive: negedge
43 STe
= 4, // edge sensitive: both edges
44 STa
= 5, // always active
45 STg
= 6, // global clock
49 enum ConstFlags
: unsigned char {
51 CONST_FLAG_STRING
= 1,
52 CONST_FLAG_SIGNED
= 2, // only used for parameters
53 CONST_FLAG_REAL
= 4 // only used for parameters
67 struct SigSpecIterator
;
68 struct SigSpecConstIterator
;
75 typedef std::pair
<SigSpec
, SigSpec
> SigSig
;
79 #undef YOSYS_XTRACE_GET_PUT
80 #undef YOSYS_SORT_ID_FREE_LIST
81 #undef YOSYS_USE_STICKY_IDS
82 #undef YOSYS_NO_IDS_REFCNT
84 // the global id string cache
86 static struct destruct_guard_t
{
87 bool ok
; // POD, will be initialized to zero
88 destruct_guard_t() { ok
= true; }
89 ~destruct_guard_t() { ok
= false; }
92 static std::vector
<char*> global_id_storage_
;
93 static dict
<char*, int, hash_cstr_ops
> global_id_index_
;
94 #ifndef YOSYS_NO_IDS_REFCNT
95 static std::vector
<int> global_refcount_storage_
;
96 static std::vector
<int> global_free_idx_list_
;
99 #ifdef YOSYS_USE_STICKY_IDS
100 static int last_created_idx_ptr_
;
101 static int last_created_idx_
[8];
104 static inline void xtrace_db_dump()
106 #ifdef YOSYS_XTRACE_GET_PUT
107 for (int idx
= 0; idx
< GetSize(global_id_storage_
); idx
++)
109 if (global_id_storage_
.at(idx
) == nullptr)
110 log("#X# DB-DUMP index %d: FREE\n", idx
);
112 log("#X# DB-DUMP index %d: '%s' (ref %d)\n", idx
, global_id_storage_
.at(idx
), global_refcount_storage_
.at(idx
));
117 static inline void checkpoint()
119 #ifdef YOSYS_USE_STICKY_IDS
120 last_created_idx_ptr_
= 0;
121 for (int i
= 0; i
< 8; i
++) {
122 if (last_created_idx_
[i
])
123 put_reference(last_created_idx_
[i
]);
124 last_created_idx_
[i
] = 0;
127 #ifdef YOSYS_SORT_ID_FREE_LIST
128 std::sort(global_free_idx_list_
.begin(), global_free_idx_list_
.end(), std::greater
<int>());
132 static inline int get_reference(int idx
)
135 #ifndef YOSYS_NO_IDS_REFCNT
136 global_refcount_storage_
[idx
]++;
138 #ifdef YOSYS_XTRACE_GET_PUT
140 log("#X# GET-BY-INDEX '%s' (index %d, refcount %d)\n", global_id_storage_
.at(idx
), idx
, global_refcount_storage_
.at(idx
));
146 static int get_reference(const char *p
)
148 log_assert(destruct_guard
.ok
);
153 log_assert(p
[0] == '$' || p
[0] == '\\');
154 log_assert(p
[1] != 0);
156 auto it
= global_id_index_
.find((char*)p
);
157 if (it
!= global_id_index_
.end()) {
158 #ifndef YOSYS_NO_IDS_REFCNT
159 global_refcount_storage_
.at(it
->second
)++;
161 #ifdef YOSYS_XTRACE_GET_PUT
163 log("#X# GET-BY-NAME '%s' (index %d, refcount %d)\n", global_id_storage_
.at(it
->second
), it
->second
, global_refcount_storage_
.at(it
->second
));
168 #ifndef YOSYS_NO_IDS_REFCNT
169 if (global_free_idx_list_
.empty()) {
170 if (global_id_storage_
.empty()) {
171 global_refcount_storage_
.push_back(0);
172 global_id_storage_
.push_back((char*)"");
173 global_id_index_
[global_id_storage_
.back()] = 0;
175 log_assert(global_id_storage_
.size() < 0x40000000);
176 global_free_idx_list_
.push_back(global_id_storage_
.size());
177 global_id_storage_
.push_back(nullptr);
178 global_refcount_storage_
.push_back(0);
181 int idx
= global_free_idx_list_
.back();
182 global_free_idx_list_
.pop_back();
183 global_id_storage_
.at(idx
) = strdup(p
);
184 global_id_index_
[global_id_storage_
.at(idx
)] = idx
;
185 global_refcount_storage_
.at(idx
)++;
187 if (global_id_storage_
.empty()) {
188 global_id_storage_
.push_back((char*)"");
189 global_id_index_
[global_id_storage_
.back()] = 0;
191 int idx
= global_id_storage_
.size();
192 global_id_storage_
.push_back(strdup(p
));
193 global_id_index_
[global_id_storage_
.back()] = idx
;
197 log("#X# New IdString '%s' with index %d.\n", p
, idx
);
198 log_backtrace("-X- ", yosys_xtrace
-1);
201 #ifdef YOSYS_XTRACE_GET_PUT
203 log("#X# GET-BY-NAME '%s' (index %d, refcount %d)\n", global_id_storage_
.at(idx
), idx
, global_refcount_storage_
.at(idx
));
206 #ifdef YOSYS_USE_STICKY_IDS
207 // Avoid Create->Delete->Create pattern
208 if (last_created_idx_
[last_created_idx_ptr_
])
209 put_reference(last_created_idx_
[last_created_idx_ptr_
]);
210 last_created_idx_
[last_created_idx_ptr_
] = idx
;
211 get_reference(last_created_idx_
[last_created_idx_ptr_
]);
212 last_created_idx_ptr_
= (last_created_idx_ptr_
+ 1) & 7;
218 #ifndef YOSYS_NO_IDS_REFCNT
219 static inline void put_reference(int idx
)
221 // put_reference() may be called from destructors after the destructor of
222 // global_refcount_storage_ has been run. in this case we simply do nothing.
223 if (!destruct_guard
.ok
|| !idx
)
226 #ifdef YOSYS_XTRACE_GET_PUT
228 log("#X# PUT '%s' (index %d, refcount %d)\n", global_id_storage_
.at(idx
), idx
, global_refcount_storage_
.at(idx
));
232 int &refcount
= global_refcount_storage_
[idx
];
237 log_assert(refcount
== 0);
240 log("#X# Removed IdString '%s' with index %d.\n", global_id_storage_
.at(idx
), idx
);
241 log_backtrace("-X- ", yosys_xtrace
-1);
244 global_id_index_
.erase(global_id_storage_
.at(idx
));
245 free(global_id_storage_
.at(idx
));
246 global_id_storage_
.at(idx
) = nullptr;
247 global_free_idx_list_
.push_back(idx
);
250 static inline void put_reference(int) { }
253 // the actual IdString object is just is a single int
257 inline IdString() : index_(0) { }
258 inline IdString(const char *str
) : index_(get_reference(str
)) { }
259 inline IdString(const IdString
&str
) : index_(get_reference(str
.index_
)) { }
260 inline IdString(IdString
&&str
) : index_(str
.index_
) { str
.index_
= 0; }
261 inline IdString(const std::string
&str
) : index_(get_reference(str
.c_str())) { }
262 inline ~IdString() { put_reference(index_
); }
264 inline void operator=(const IdString
&rhs
) {
265 put_reference(index_
);
266 index_
= get_reference(rhs
.index_
);
269 inline void operator=(const char *rhs
) {
274 inline void operator=(const std::string
&rhs
) {
279 inline const char *c_str() const {
280 return global_id_storage_
.at(index_
);
283 inline std::string
str() const {
284 return std::string(global_id_storage_
.at(index_
));
287 inline bool operator<(const IdString
&rhs
) const {
288 return index_
< rhs
.index_
;
291 inline bool operator==(const IdString
&rhs
) const { return index_
== rhs
.index_
; }
292 inline bool operator!=(const IdString
&rhs
) const { return index_
!= rhs
.index_
; }
294 // The methods below are just convenience functions for better compatibility with std::string.
296 bool operator==(const std::string
&rhs
) const { return str() == rhs
; }
297 bool operator!=(const std::string
&rhs
) const { return str() != rhs
; }
299 bool operator==(const char *rhs
) const { return strcmp(c_str(), rhs
) == 0; }
300 bool operator!=(const char *rhs
) const { return strcmp(c_str(), rhs
) != 0; }
302 char operator[](size_t i
) const {
303 const char *p
= c_str();
304 for (; i
!= 0; i
--, p
++)
309 std::string
substr(size_t pos
= 0, size_t len
= std::string::npos
) const {
310 if (len
== std::string::npos
|| len
>= strlen(c_str() + pos
))
311 return std::string(c_str() + pos
);
313 return std::string(c_str() + pos
, len
);
316 int compare(size_t pos
, size_t len
, const char* s
) const {
317 return strncmp(c_str()+pos
, s
, len
);
320 bool begins_with(const char* prefix
) const {
321 size_t len
= strlen(prefix
);
322 if (size() < len
) return false;
323 return compare(0, len
, prefix
) == 0;
326 bool ends_with(const char* suffix
) const {
327 size_t len
= strlen(suffix
);
328 if (size() < len
) return false;
329 return compare(size()-len
, len
, suffix
) == 0;
332 size_t size() const {
333 return strlen(c_str());
337 return c_str()[0] == 0;
344 unsigned int hash() const {
348 // The following is a helper key_compare class. Instead of for example std::set<Cell*>
349 // use std::set<Cell*, IdString::compare_ptr_by_name<Cell>> if the order of cells in the
350 // set has an influence on the algorithm.
352 template<typename T
> struct compare_ptr_by_name
{
353 bool operator()(const T
*a
, const T
*b
) const {
354 return (a
== nullptr || b
== nullptr) ? (a
< b
) : (a
->name
< b
->name
);
358 // often one needs to check if a given IdString is part of a list (for example a list
359 // of cell types). the following functions helps with that.
361 template<typename T
, typename
... Args
>
362 bool in(T first
, Args
... rest
) const {
363 return in(first
) || in(rest
...);
366 bool in(IdString rhs
) const { return *this == rhs
; }
367 bool in(const char *rhs
) const { return *this == rhs
; }
368 bool in(const std::string
&rhs
) const { return *this == rhs
; }
369 bool in(const pool
<IdString
> &rhs
) const { return rhs
.count(*this) != 0; }
373 #define X(_id) extern IdString _id;
374 #include "constids.inc"
378 extern dict
<std::string
, std::string
> constpad
;
380 static inline std::string
escape_id(const std::string
&str
) {
381 if (str
.size() > 0 && str
[0] != '\\' && str
[0] != '$')
386 static inline std::string
unescape_id(const std::string
&str
) {
391 if (str
[1] == '$' || str
[1] == '\\')
393 if (str
[1] >= '0' && str
[1] <= '9')
395 return str
.substr(1);
398 static inline std::string
unescape_id(RTLIL::IdString str
) {
399 return unescape_id(str
.str());
402 static inline const char *id2cstr(RTLIL::IdString str
) {
406 template <typename T
> struct sort_by_name_id
{
407 bool operator()(T
*a
, T
*b
) const {
408 return a
->name
< b
->name
;
412 template <typename T
> struct sort_by_name_str
{
413 bool operator()(T
*a
, T
*b
) const {
414 return strcmp(a
->name
.c_str(), b
->name
.c_str()) < 0;
418 struct sort_by_id_str
{
419 bool operator()(RTLIL::IdString a
, RTLIL::IdString b
) const {
420 return strcmp(a
.c_str(), b
.c_str()) < 0;
424 // see calc.cc for the implementation of this functions
425 RTLIL::Const
const_not (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
426 RTLIL::Const
const_and (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
427 RTLIL::Const
const_or (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
428 RTLIL::Const
const_xor (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
429 RTLIL::Const
const_xnor (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
431 RTLIL::Const
const_reduce_and (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
432 RTLIL::Const
const_reduce_or (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
433 RTLIL::Const
const_reduce_xor (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
434 RTLIL::Const
const_reduce_xnor (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
435 RTLIL::Const
const_reduce_bool (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
437 RTLIL::Const
const_logic_not (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
438 RTLIL::Const
const_logic_and (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
439 RTLIL::Const
const_logic_or (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
441 RTLIL::Const
const_shl (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
442 RTLIL::Const
const_shr (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
443 RTLIL::Const
const_sshl (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
444 RTLIL::Const
const_sshr (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
445 RTLIL::Const
const_shift (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
446 RTLIL::Const
const_shiftx (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
448 RTLIL::Const
const_lt (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
449 RTLIL::Const
const_le (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
450 RTLIL::Const
const_eq (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
451 RTLIL::Const
const_ne (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
452 RTLIL::Const
const_eqx (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
453 RTLIL::Const
const_nex (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
454 RTLIL::Const
const_ge (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
455 RTLIL::Const
const_gt (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
457 RTLIL::Const
const_add (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
458 RTLIL::Const
const_sub (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
459 RTLIL::Const
const_mul (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
460 RTLIL::Const
const_div (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
461 RTLIL::Const
const_mod (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
462 RTLIL::Const
const_pow (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
464 RTLIL::Const
const_pos (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
465 RTLIL::Const
const_neg (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
468 // This iterator-range-pair is used for Design::modules(), Module::wires() and Module::cells().
469 // It maintains a reference counter that is used to make sure that the container is not modified while being iterated over.
473 using iterator_category
= std::forward_iterator_tag
;
474 using value_type
= T
;
475 using difference_type
= ptrdiff_t;
477 using reference
= T
&;
478 typename dict
<RTLIL::IdString
, T
>::iterator it
;
479 dict
<RTLIL::IdString
, T
> *list_p
;
482 ObjIterator() : list_p(nullptr), refcount_p(nullptr) {
485 ObjIterator(decltype(list_p
) list_p
, int *refcount_p
) : list_p(list_p
), refcount_p(refcount_p
) {
486 if (list_p
->empty()) {
487 this->list_p
= nullptr;
488 this->refcount_p
= nullptr;
490 it
= list_p
->begin();
495 ObjIterator(const RTLIL::ObjIterator
<T
> &other
) {
497 list_p
= other
.list_p
;
498 refcount_p
= other
.refcount_p
;
503 ObjIterator
&operator=(const RTLIL::ObjIterator
<T
> &other
) {
507 list_p
= other
.list_p
;
508 refcount_p
= other
.refcount_p
;
519 inline T
operator*() const {
520 log_assert(list_p
!= nullptr);
524 inline bool operator!=(const RTLIL::ObjIterator
<T
> &other
) const {
525 if (list_p
== nullptr || other
.list_p
== nullptr)
526 return list_p
!= other
.list_p
;
527 return it
!= other
.it
;
531 inline bool operator==(const RTLIL::ObjIterator
<T
> &other
) const {
532 return !(*this != other
);
535 inline ObjIterator
<T
>& operator++() {
536 log_assert(list_p
!= nullptr);
537 if (++it
== list_p
->end()) {
540 refcount_p
= nullptr;
545 inline const ObjIterator
<T
> operator++(int) {
546 ObjIterator
<T
> result(*this);
555 dict
<RTLIL::IdString
, T
> *list_p
;
558 ObjRange(decltype(list_p
) list_p
, int *refcount_p
) : list_p(list_p
), refcount_p(refcount_p
) { }
559 RTLIL::ObjIterator
<T
> begin() { return RTLIL::ObjIterator
<T
>(list_p
, refcount_p
); }
560 RTLIL::ObjIterator
<T
> end() { return RTLIL::ObjIterator
<T
>(); }
562 size_t size() const {
563 return list_p
->size();
566 operator pool
<T
>() const {
568 for (auto &it
: *list_p
)
569 result
.insert(it
.second
);
573 operator std::vector
<T
>() const {
574 std::vector
<T
> result
;
575 result
.reserve(list_p
->size());
576 for (auto &it
: *list_p
)
577 result
.push_back(it
.second
);
581 pool
<T
> to_pool() const { return *this; }
582 std::vector
<T
> to_vector() const { return *this; }
589 std::vector
<RTLIL::State
> bits
;
592 Const(std::string str
);
593 Const(int val
, int width
= 32);
594 Const(RTLIL::State bit
, int width
= 1);
595 Const(const std::vector
<RTLIL::State
> &bits
) : bits(bits
) { flags
= CONST_FLAG_NONE
; }
596 Const(const std::vector
<bool> &bits
);
597 Const(const RTLIL::Const
&c
);
598 RTLIL::Const
&operator =(const RTLIL::Const
&other
) = default;
600 bool operator <(const RTLIL::Const
&other
) const;
601 bool operator ==(const RTLIL::Const
&other
) const;
602 bool operator !=(const RTLIL::Const
&other
) const;
604 bool as_bool() const;
605 int as_int(bool is_signed
= false) const;
606 std::string
as_string() const;
607 static Const
from_string(const std::string
&str
);
609 std::string
decode_string() const;
611 inline int size() const { return bits
.size(); }
612 inline bool empty() const { return bits
.empty(); }
613 inline RTLIL::State
&operator[](int index
) { return bits
.at(index
); }
614 inline const RTLIL::State
&operator[](int index
) const { return bits
.at(index
); }
615 inline decltype(bits
)::iterator
begin() { return bits
.begin(); }
616 inline decltype(bits
)::iterator
end() { return bits
.end(); }
618 bool is_fully_zero() const;
619 bool is_fully_ones() const;
620 bool is_fully_def() const;
621 bool is_fully_undef() const;
623 inline RTLIL::Const
extract(int offset
, int len
= 1, RTLIL::State padding
= RTLIL::State::S0
) const {
625 ret
.bits
.reserve(len
);
626 for (int i
= offset
; i
< offset
+ len
; i
++)
627 ret
.bits
.push_back(i
< GetSize(bits
) ? bits
[i
] : padding
);
631 void extu(int width
) {
632 bits
.resize(width
, RTLIL::State::S0
);
635 void exts(int width
) {
636 bits
.resize(width
, bits
.empty() ? RTLIL::State::Sx
: bits
.back());
639 inline unsigned int hash() const {
640 unsigned int h
= mkhash_init
;
647 struct RTLIL::AttrObject
649 dict
<RTLIL::IdString
, RTLIL::Const
> attributes
;
651 void set_bool_attribute(RTLIL::IdString id
, bool value
=true);
652 bool get_bool_attribute(RTLIL::IdString id
) const;
654 bool get_blackbox_attribute(bool ignore_wb
=false) const {
655 return get_bool_attribute(ID::blackbox
) || (!ignore_wb
&& get_bool_attribute(ID::whitebox
));
658 void set_strpool_attribute(RTLIL::IdString id
, const pool
<string
> &data
);
659 void add_strpool_attribute(RTLIL::IdString id
, const pool
<string
> &data
);
660 pool
<string
> get_strpool_attribute(RTLIL::IdString id
) const;
662 void set_src_attribute(const std::string
&src
);
663 std::string
get_src_attribute() const;
666 struct RTLIL::SigChunk
669 std::vector
<RTLIL::State
> data
; // only used if wire == NULL, LSB at index 0
673 SigChunk(const RTLIL::Const
&value
);
674 SigChunk(RTLIL::Wire
*wire
);
675 SigChunk(RTLIL::Wire
*wire
, int offset
, int width
= 1);
676 SigChunk(const std::string
&str
);
677 SigChunk(int val
, int width
= 32);
678 SigChunk(RTLIL::State bit
, int width
= 1);
679 SigChunk(const RTLIL::SigBit
&bit
);
680 SigChunk(const RTLIL::SigChunk
&sigchunk
);
681 RTLIL::SigChunk
&operator =(const RTLIL::SigChunk
&other
) = default;
683 RTLIL::SigChunk
extract(int offset
, int length
) const;
684 inline int size() const { return width
; }
686 bool operator <(const RTLIL::SigChunk
&other
) const;
687 bool operator ==(const RTLIL::SigChunk
&other
) const;
688 bool operator !=(const RTLIL::SigChunk
&other
) const;
695 RTLIL::State data
; // used if wire == NULL
696 int offset
; // used if wire != NULL
700 SigBit(RTLIL::State bit
);
702 SigBit(RTLIL::Wire
*wire
);
703 SigBit(RTLIL::Wire
*wire
, int offset
);
704 SigBit(const RTLIL::SigChunk
&chunk
);
705 SigBit(const RTLIL::SigChunk
&chunk
, int index
);
706 SigBit(const RTLIL::SigSpec
&sig
);
707 SigBit(const RTLIL::SigBit
&sigbit
);
708 RTLIL::SigBit
&operator =(const RTLIL::SigBit
&other
) = default;
710 bool operator <(const RTLIL::SigBit
&other
) const;
711 bool operator ==(const RTLIL::SigBit
&other
) const;
712 bool operator !=(const RTLIL::SigBit
&other
) const;
713 unsigned int hash() const;
716 struct RTLIL::SigSpecIterator
: public std::iterator
<std::input_iterator_tag
, RTLIL::SigSpec
>
718 RTLIL::SigSpec
*sig_p
;
721 inline RTLIL::SigBit
&operator*() const;
722 inline bool operator!=(const RTLIL::SigSpecIterator
&other
) const { return index
!= other
.index
; }
723 inline bool operator==(const RTLIL::SigSpecIterator
&other
) const { return index
== other
.index
; }
724 inline void operator++() { index
++; }
727 struct RTLIL::SigSpecConstIterator
: public std::iterator
<std::input_iterator_tag
, RTLIL::SigSpec
>
729 const RTLIL::SigSpec
*sig_p
;
732 inline const RTLIL::SigBit
&operator*() const;
733 inline bool operator!=(const RTLIL::SigSpecConstIterator
&other
) const { return index
!= other
.index
; }
734 inline bool operator==(const RTLIL::SigSpecIterator
&other
) const { return index
== other
.index
; }
735 inline void operator++() { index
++; }
738 struct RTLIL::SigSpec
743 std::vector
<RTLIL::SigChunk
> chunks_
; // LSB at index 0
744 std::vector
<RTLIL::SigBit
> bits_
; // LSB at index 0
748 void updhash() const;
750 inline bool packed() const {
751 return bits_
.empty();
754 inline void inline_unpack() const {
755 if (!chunks_
.empty())
759 // Only used by Module::remove(const pool<Wire*> &wires)
760 // but cannot be more specific as it isn't yet declared
761 friend struct RTLIL::Module
;
765 SigSpec(const RTLIL::SigSpec
&other
);
766 SigSpec(std::initializer_list
<RTLIL::SigSpec
> parts
);
767 RTLIL::SigSpec
&operator=(const RTLIL::SigSpec
&other
);
769 SigSpec(const RTLIL::Const
&value
);
770 SigSpec(const RTLIL::SigChunk
&chunk
);
771 SigSpec(RTLIL::Wire
*wire
);
772 SigSpec(RTLIL::Wire
*wire
, int offset
, int width
= 1);
773 SigSpec(const std::string
&str
);
774 SigSpec(int val
, int width
= 32);
775 SigSpec(RTLIL::State bit
, int width
= 1);
776 SigSpec(const RTLIL::SigBit
&bit
, int width
= 1);
777 SigSpec(const std::vector
<RTLIL::SigChunk
> &chunks
);
778 SigSpec(const std::vector
<RTLIL::SigBit
> &bits
);
779 SigSpec(const pool
<RTLIL::SigBit
> &bits
);
780 SigSpec(const std::set
<RTLIL::SigBit
> &bits
);
783 SigSpec(RTLIL::SigSpec
&&other
) {
784 width_
= other
.width_
;
786 chunks_
= std::move(other
.chunks_
);
787 bits_
= std::move(other
.bits_
);
790 const RTLIL::SigSpec
&operator=(RTLIL::SigSpec
&&other
) {
791 width_
= other
.width_
;
793 chunks_
= std::move(other
.chunks_
);
794 bits_
= std::move(other
.bits_
);
798 size_t get_hash() const {
803 inline const std::vector
<RTLIL::SigChunk
> &chunks() const { pack(); return chunks_
; }
804 inline const std::vector
<RTLIL::SigBit
> &bits() const { inline_unpack(); return bits_
; }
806 inline int size() const { return width_
; }
807 inline bool empty() const { return width_
== 0; }
809 inline RTLIL::SigBit
&operator[](int index
) { inline_unpack(); return bits_
.at(index
); }
810 inline const RTLIL::SigBit
&operator[](int index
) const { inline_unpack(); return bits_
.at(index
); }
812 inline RTLIL::SigSpecIterator
begin() { RTLIL::SigSpecIterator it
; it
.sig_p
= this; it
.index
= 0; return it
; }
813 inline RTLIL::SigSpecIterator
end() { RTLIL::SigSpecIterator it
; it
.sig_p
= this; it
.index
= width_
; return it
; }
815 inline RTLIL::SigSpecConstIterator
begin() const { RTLIL::SigSpecConstIterator it
; it
.sig_p
= this; it
.index
= 0; return it
; }
816 inline RTLIL::SigSpecConstIterator
end() const { RTLIL::SigSpecConstIterator it
; it
.sig_p
= this; it
.index
= width_
; return it
; }
819 void sort_and_unify();
821 void replace(const RTLIL::SigSpec
&pattern
, const RTLIL::SigSpec
&with
);
822 void replace(const RTLIL::SigSpec
&pattern
, const RTLIL::SigSpec
&with
, RTLIL::SigSpec
*other
) const;
824 void replace(const dict
<RTLIL::SigBit
, RTLIL::SigBit
> &rules
);
825 void replace(const dict
<RTLIL::SigBit
, RTLIL::SigBit
> &rules
, RTLIL::SigSpec
*other
) const;
827 void replace(const std::map
<RTLIL::SigBit
, RTLIL::SigBit
> &rules
);
828 void replace(const std::map
<RTLIL::SigBit
, RTLIL::SigBit
> &rules
, RTLIL::SigSpec
*other
) const;
830 void replace(int offset
, const RTLIL::SigSpec
&with
);
832 void remove(const RTLIL::SigSpec
&pattern
);
833 void remove(const RTLIL::SigSpec
&pattern
, RTLIL::SigSpec
*other
) const;
834 void remove2(const RTLIL::SigSpec
&pattern
, RTLIL::SigSpec
*other
);
836 void remove(const pool
<RTLIL::SigBit
> &pattern
);
837 void remove(const pool
<RTLIL::SigBit
> &pattern
, RTLIL::SigSpec
*other
) const;
838 void remove2(const pool
<RTLIL::SigBit
> &pattern
, RTLIL::SigSpec
*other
);
839 void remove2(const std::set
<RTLIL::SigBit
> &pattern
, RTLIL::SigSpec
*other
);
841 void remove(int offset
, int length
= 1);
844 RTLIL::SigSpec
extract(const RTLIL::SigSpec
&pattern
, const RTLIL::SigSpec
*other
= NULL
) const;
845 RTLIL::SigSpec
extract(const pool
<RTLIL::SigBit
> &pattern
, const RTLIL::SigSpec
*other
= NULL
) const;
846 RTLIL::SigSpec
extract(int offset
, int length
= 1) const;
847 RTLIL::SigSpec
extract_end(int offset
) const { return extract(offset
, width_
- offset
); }
849 void append(const RTLIL::SigSpec
&signal
);
850 inline void append(Wire
*wire
) { append(RTLIL::SigSpec(wire
)); }
851 inline void append(const RTLIL::SigChunk
&chunk
) { append(RTLIL::SigSpec(chunk
)); }
852 inline void append(const RTLIL::Const
&const_
) { append(RTLIL::SigSpec(const_
)); }
854 void append(const RTLIL::SigBit
&bit
);
855 inline void append(RTLIL::State state
) { append(RTLIL::SigBit(state
)); }
856 inline void append(bool bool_
) { append(RTLIL::SigBit(bool_
)); }
858 void extend_u0(int width
, bool is_signed
= false);
860 RTLIL::SigSpec
repeat(int num
) const;
862 void reverse() { inline_unpack(); std::reverse(bits_
.begin(), bits_
.end()); }
864 bool operator <(const RTLIL::SigSpec
&other
) const;
865 bool operator ==(const RTLIL::SigSpec
&other
) const;
866 inline bool operator !=(const RTLIL::SigSpec
&other
) const { return !(*this == other
); }
868 bool is_wire() const;
869 bool is_chunk() const;
870 inline bool is_bit() const { return width_
== 1; }
872 bool is_fully_const() const;
873 bool is_fully_zero() const;
874 bool is_fully_ones() const;
875 bool is_fully_def() const;
876 bool is_fully_undef() const;
877 bool has_const() const;
878 bool has_marked_bits() const;
880 bool as_bool() const;
881 int as_int(bool is_signed
= false) const;
882 std::string
as_string() const;
883 RTLIL::Const
as_const() const;
884 RTLIL::Wire
*as_wire() const;
885 RTLIL::SigChunk
as_chunk() const;
886 RTLIL::SigBit
as_bit() const;
888 bool match(const char* pattern
) const;
890 std::set
<RTLIL::SigBit
> to_sigbit_set() const;
891 pool
<RTLIL::SigBit
> to_sigbit_pool() const;
892 std::vector
<RTLIL::SigBit
> to_sigbit_vector() const;
893 std::map
<RTLIL::SigBit
, RTLIL::SigBit
> to_sigbit_map(const RTLIL::SigSpec
&other
) const;
894 dict
<RTLIL::SigBit
, RTLIL::SigBit
> to_sigbit_dict(const RTLIL::SigSpec
&other
) const;
896 static bool parse(RTLIL::SigSpec
&sig
, RTLIL::Module
*module
, std::string str
);
897 static bool parse_sel(RTLIL::SigSpec
&sig
, RTLIL::Design
*design
, RTLIL::Module
*module
, std::string str
);
898 static bool parse_rhs(const RTLIL::SigSpec
&lhs
, RTLIL::SigSpec
&sig
, RTLIL::Module
*module
, std::string str
);
900 operator std::vector
<RTLIL::SigChunk
>() const { return chunks(); }
901 operator std::vector
<RTLIL::SigBit
>() const { return bits(); }
902 const RTLIL::SigBit
&at(int offset
, const RTLIL::SigBit
&defval
) { return offset
< width_
? (*this)[offset
] : defval
; }
904 unsigned int hash() const { if (!hash_
) updhash(); return hash_
; };
909 void check() const { }
913 struct RTLIL::Selection
916 pool
<RTLIL::IdString
> selected_modules
;
917 dict
<RTLIL::IdString
, pool
<RTLIL::IdString
>> selected_members
;
919 Selection(bool full
= true) : full_selection(full
) { }
921 bool selected_module(RTLIL::IdString mod_name
) const;
922 bool selected_whole_module(RTLIL::IdString mod_name
) const;
923 bool selected_member(RTLIL::IdString mod_name
, RTLIL::IdString memb_name
) const;
924 void optimize(RTLIL::Design
*design
);
926 template<typename T1
> void select(T1
*module
) {
927 if (!full_selection
&& selected_modules
.count(module
->name
) == 0) {
928 selected_modules
.insert(module
->name
);
929 selected_members
.erase(module
->name
);
933 template<typename T1
, typename T2
> void select(T1
*module
, T2
*member
) {
934 if (!full_selection
&& selected_modules
.count(module
->name
) == 0)
935 selected_members
[module
->name
].insert(member
->name
);
939 return !full_selection
&& selected_modules
.empty() && selected_members
.empty();
943 struct RTLIL::Monitor
945 unsigned int hashidx_
;
946 unsigned int hash() const { return hashidx_
; }
949 static unsigned int hashidx_count
= 123456789;
950 hashidx_count
= mkhash_xorshift(hashidx_count
);
951 hashidx_
= hashidx_count
;
954 virtual ~Monitor() { }
955 virtual void notify_module_add(RTLIL::Module
*) { }
956 virtual void notify_module_del(RTLIL::Module
*) { }
957 virtual void notify_connect(RTLIL::Cell
*, const RTLIL::IdString
&, const RTLIL::SigSpec
&, const RTLIL::SigSpec
&) { }
958 virtual void notify_connect(RTLIL::Module
*, const RTLIL::SigSig
&) { }
959 virtual void notify_connect(RTLIL::Module
*, const std::vector
<RTLIL::SigSig
>&) { }
960 virtual void notify_blackout(RTLIL::Module
*) { }
963 // Forward declaration; defined in preproc.h.
968 unsigned int hashidx_
;
969 unsigned int hash() const { return hashidx_
; }
971 pool
<RTLIL::Monitor
*> monitors
;
972 dict
<std::string
, std::string
> scratchpad
;
974 int refcount_modules_
;
975 dict
<RTLIL::IdString
, RTLIL::Module
*> modules_
;
976 std::vector
<AST::AstNode
*> verilog_packages
, verilog_globals
;
977 std::unique_ptr
<define_map_t
> verilog_defines
;
979 std::vector
<RTLIL::Selection
> selection_stack
;
980 dict
<RTLIL::IdString
, RTLIL::Selection
> selection_vars
;
981 std::string selected_active_module
;
986 RTLIL::ObjRange
<RTLIL::Module
*> modules();
987 RTLIL::Module
*module(RTLIL::IdString name
);
988 RTLIL::Module
*top_module();
990 bool has(RTLIL::IdString id
) const {
991 return modules_
.count(id
) != 0;
994 void add(RTLIL::Module
*module
);
995 RTLIL::Module
*addModule(RTLIL::IdString name
);
996 void remove(RTLIL::Module
*module
);
997 void rename(RTLIL::Module
*module
, RTLIL::IdString new_name
);
999 void scratchpad_unset(const std::string
&varname
);
1001 void scratchpad_set_int(const std::string
&varname
, int value
);
1002 void scratchpad_set_bool(const std::string
&varname
, bool value
);
1003 void scratchpad_set_string(const std::string
&varname
, std::string value
);
1005 int scratchpad_get_int(const std::string
&varname
, int default_value
= 0) const;
1006 bool scratchpad_get_bool(const std::string
&varname
, bool default_value
= false) const;
1007 std::string
scratchpad_get_string(const std::string
&varname
, const std::string
&default_value
= std::string()) const;
1013 bool selected_module(RTLIL::IdString mod_name
) const;
1014 bool selected_whole_module(RTLIL::IdString mod_name
) const;
1015 bool selected_member(RTLIL::IdString mod_name
, RTLIL::IdString memb_name
) const;
1017 bool selected_module(RTLIL::Module
*mod
) const;
1018 bool selected_whole_module(RTLIL::Module
*mod
) const;
1020 RTLIL::Selection
&selection() {
1021 return selection_stack
.back();
1024 const RTLIL::Selection
&selection() const {
1025 return selection_stack
.back();
1028 bool full_selection() const {
1029 return selection_stack
.back().full_selection
;
1032 template<typename T1
> bool selected(T1
*module
) const {
1033 return selected_module(module
->name
);
1036 template<typename T1
, typename T2
> bool selected(T1
*module
, T2
*member
) const {
1037 return selected_member(module
->name
, member
->name
);
1040 template<typename T1
, typename T2
> void select(T1
*module
, T2
*member
) {
1041 if (selection_stack
.size() > 0) {
1042 RTLIL::Selection
&sel
= selection_stack
.back();
1043 sel
.select(module
, member
);
1048 std::vector
<RTLIL::Module
*> selected_modules() const;
1049 std::vector
<RTLIL::Module
*> selected_whole_modules() const;
1050 std::vector
<RTLIL::Module
*> selected_whole_modules_warn() const;
1052 static std::map
<unsigned int, RTLIL::Design
*> *get_all_designs(void);
1056 struct RTLIL::Module
: public RTLIL::AttrObject
1058 unsigned int hashidx_
;
1059 unsigned int hash() const { return hashidx_
; }
1062 void add(RTLIL::Wire
*wire
);
1063 void add(RTLIL::Cell
*cell
);
1066 RTLIL::Design
*design
;
1067 pool
<RTLIL::Monitor
*> monitors
;
1069 int refcount_wires_
;
1070 int refcount_cells_
;
1072 dict
<RTLIL::IdString
, RTLIL::Wire
*> wires_
;
1073 dict
<RTLIL::IdString
, RTLIL::Cell
*> cells_
;
1074 std::vector
<RTLIL::SigSig
> connections_
;
1076 RTLIL::IdString name
;
1077 pool
<RTLIL::IdString
> avail_parameters
;
1078 dict
<RTLIL::IdString
, RTLIL::Memory
*> memories
;
1079 dict
<RTLIL::IdString
, RTLIL::Process
*> processes
;
1083 virtual RTLIL::IdString
derive(RTLIL::Design
*design
, const dict
<RTLIL::IdString
, RTLIL::Const
> ¶meters
, bool mayfail
= false);
1084 virtual RTLIL::IdString
derive(RTLIL::Design
*design
, const dict
<RTLIL::IdString
, RTLIL::Const
> ¶meters
, const dict
<RTLIL::IdString
, RTLIL::Module
*> &interfaces
, const dict
<RTLIL::IdString
, RTLIL::IdString
> &modports
, bool mayfail
= false);
1085 virtual size_t count_id(RTLIL::IdString id
);
1086 virtual void reprocess_module(RTLIL::Design
*design
, const dict
<RTLIL::IdString
, RTLIL::Module
*> &local_interfaces
);
1088 virtual void sort();
1089 virtual void check();
1090 virtual void optimize();
1091 virtual void makeblackbox();
1093 void connect(const RTLIL::SigSig
&conn
);
1094 void connect(const RTLIL::SigSpec
&lhs
, const RTLIL::SigSpec
&rhs
);
1095 void new_connections(const std::vector
<RTLIL::SigSig
> &new_conn
);
1096 const std::vector
<RTLIL::SigSig
> &connections() const;
1098 std::vector
<RTLIL::IdString
> ports
;
1101 template<typename T
> void rewrite_sigspecs(T
&functor
);
1102 template<typename T
> void rewrite_sigspecs2(T
&functor
);
1103 void cloneInto(RTLIL::Module
*new_mod
) const;
1104 virtual RTLIL::Module
*clone() const;
1106 bool has_memories() const;
1107 bool has_processes() const;
1109 bool has_memories_warn() const;
1110 bool has_processes_warn() const;
1112 std::vector
<RTLIL::Wire
*> selected_wires() const;
1113 std::vector
<RTLIL::Cell
*> selected_cells() const;
1115 template<typename T
> bool selected(T
*member
) const {
1116 return design
->selected_member(name
, member
->name
);
1119 RTLIL::Wire
* wire(RTLIL::IdString id
) { return wires_
.count(id
) ? wires_
.at(id
) : nullptr; }
1120 RTLIL::Cell
* cell(RTLIL::IdString id
) { return cells_
.count(id
) ? cells_
.at(id
) : nullptr; }
1122 RTLIL::ObjRange
<RTLIL::Wire
*> wires() { return RTLIL::ObjRange
<RTLIL::Wire
*>(&wires_
, &refcount_wires_
); }
1123 RTLIL::ObjRange
<RTLIL::Cell
*> cells() { return RTLIL::ObjRange
<RTLIL::Cell
*>(&cells_
, &refcount_cells_
); }
1125 // Removing wires is expensive. If you have to remove wires, remove them all at once.
1126 void remove(const pool
<RTLIL::Wire
*> &wires
);
1127 void remove(RTLIL::Cell
*cell
);
1129 void rename(RTLIL::Wire
*wire
, RTLIL::IdString new_name
);
1130 void rename(RTLIL::Cell
*cell
, RTLIL::IdString new_name
);
1131 void rename(RTLIL::IdString old_name
, RTLIL::IdString new_name
);
1133 void swap_names(RTLIL::Wire
*w1
, RTLIL::Wire
*w2
);
1134 void swap_names(RTLIL::Cell
*c1
, RTLIL::Cell
*c2
);
1136 RTLIL::IdString
uniquify(RTLIL::IdString name
);
1137 RTLIL::IdString
uniquify(RTLIL::IdString name
, int &index
);
1139 RTLIL::Wire
*addWire(RTLIL::IdString name
, int width
= 1);
1140 RTLIL::Wire
*addWire(RTLIL::IdString name
, const RTLIL::Wire
*other
);
1142 RTLIL::Cell
*addCell(RTLIL::IdString name
, RTLIL::IdString type
);
1143 RTLIL::Cell
*addCell(RTLIL::IdString name
, const RTLIL::Cell
*other
);
1145 // The add* methods create a cell and return the created cell. All signals must exist in advance.
1147 RTLIL::Cell
* addNot (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1148 RTLIL::Cell
* addPos (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1149 RTLIL::Cell
* addNeg (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1151 RTLIL::Cell
* addAnd (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1152 RTLIL::Cell
* addOr (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1153 RTLIL::Cell
* addXor (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1154 RTLIL::Cell
* addXnor (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1156 RTLIL::Cell
* addReduceAnd (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1157 RTLIL::Cell
* addReduceOr (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1158 RTLIL::Cell
* addReduceXor (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1159 RTLIL::Cell
* addReduceXnor (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1160 RTLIL::Cell
* addReduceBool (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1162 RTLIL::Cell
* addShl (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1163 RTLIL::Cell
* addShr (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1164 RTLIL::Cell
* addSshl (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1165 RTLIL::Cell
* addSshr (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1166 RTLIL::Cell
* addShift (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1167 RTLIL::Cell
* addShiftx (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1169 RTLIL::Cell
* addLt (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1170 RTLIL::Cell
* addLe (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1171 RTLIL::Cell
* addEq (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1172 RTLIL::Cell
* addNe (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1173 RTLIL::Cell
* addEqx (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1174 RTLIL::Cell
* addNex (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1175 RTLIL::Cell
* addGe (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1176 RTLIL::Cell
* addGt (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1178 RTLIL::Cell
* addAdd (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1179 RTLIL::Cell
* addSub (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1180 RTLIL::Cell
* addMul (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1181 RTLIL::Cell
* addDiv (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1182 RTLIL::Cell
* addMod (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1183 RTLIL::Cell
* addPow (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool a_signed
= false, bool b_signed
= false, const std::string
&src
= "");
1185 RTLIL::Cell
* addLogicNot (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1186 RTLIL::Cell
* addLogicAnd (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1187 RTLIL::Cell
* addLogicOr (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, bool is_signed
= false, const std::string
&src
= "");
1189 RTLIL::Cell
* addMux (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_s
, const RTLIL::SigSpec
&sig_y
, const std::string
&src
= "");
1190 RTLIL::Cell
* addPmux (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_s
, const RTLIL::SigSpec
&sig_y
, const std::string
&src
= "");
1192 RTLIL::Cell
* addSlice (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_y
, RTLIL::Const offset
, const std::string
&src
= "");
1193 RTLIL::Cell
* addConcat (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, const std::string
&src
= "");
1194 RTLIL::Cell
* addLut (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_y
, RTLIL::Const lut
, const std::string
&src
= "");
1195 RTLIL::Cell
* addTribuf (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_en
, const RTLIL::SigSpec
&sig_y
, const std::string
&src
= "");
1196 RTLIL::Cell
* addAssert (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_en
, const std::string
&src
= "");
1197 RTLIL::Cell
* addAssume (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_en
, const std::string
&src
= "");
1198 RTLIL::Cell
* addLive (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_en
, const std::string
&src
= "");
1199 RTLIL::Cell
* addFair (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_en
, const std::string
&src
= "");
1200 RTLIL::Cell
* addCover (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_en
, const std::string
&src
= "");
1201 RTLIL::Cell
* addEquiv (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_y
, const std::string
&src
= "");
1203 RTLIL::Cell
* addSr (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_set
, const RTLIL::SigSpec
&sig_clr
, const RTLIL::SigSpec
&sig_q
, bool set_polarity
= true, bool clr_polarity
= true, const std::string
&src
= "");
1204 RTLIL::Cell
* addFf (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_d
, const RTLIL::SigSpec
&sig_q
, const std::string
&src
= "");
1205 RTLIL::Cell
* addDff (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_clk
, const RTLIL::SigSpec
&sig_d
, const RTLIL::SigSpec
&sig_q
, bool clk_polarity
= true, const std::string
&src
= "");
1206 RTLIL::Cell
* addDffe (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_clk
, const RTLIL::SigSpec
&sig_en
, const RTLIL::SigSpec
&sig_d
, const RTLIL::SigSpec
&sig_q
, bool clk_polarity
= true, bool en_polarity
= true, const std::string
&src
= "");
1207 RTLIL::Cell
* addDffsr (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_clk
, const RTLIL::SigSpec
&sig_set
, const RTLIL::SigSpec
&sig_clr
,
1208 RTLIL::SigSpec sig_d
, const RTLIL::SigSpec
&sig_q
, bool clk_polarity
= true, bool set_polarity
= true, bool clr_polarity
= true, const std::string
&src
= "");
1209 RTLIL::Cell
* addAdff (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_clk
, const RTLIL::SigSpec
&sig_arst
, const RTLIL::SigSpec
&sig_d
, const RTLIL::SigSpec
&sig_q
,
1210 RTLIL::Const arst_value
, bool clk_polarity
= true, bool arst_polarity
= true, const std::string
&src
= "");
1211 RTLIL::Cell
* addDlatch (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_en
, const RTLIL::SigSpec
&sig_d
, const RTLIL::SigSpec
&sig_q
, bool en_polarity
= true, const std::string
&src
= "");
1212 RTLIL::Cell
* addDlatchsr (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_en
, const RTLIL::SigSpec
&sig_set
, const RTLIL::SigSpec
&sig_clr
,
1213 RTLIL::SigSpec sig_d
, const RTLIL::SigSpec
&sig_q
, bool en_polarity
= true, bool set_polarity
= true, bool clr_polarity
= true, const std::string
&src
= "");
1215 RTLIL::Cell
* addBufGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1216 RTLIL::Cell
* addNotGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1217 RTLIL::Cell
* addAndGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1218 RTLIL::Cell
* addNandGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1219 RTLIL::Cell
* addOrGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1220 RTLIL::Cell
* addNorGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1221 RTLIL::Cell
* addXorGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1222 RTLIL::Cell
* addXnorGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1223 RTLIL::Cell
* addAndnotGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1224 RTLIL::Cell
* addOrnotGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1225 RTLIL::Cell
* addMuxGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_s
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1226 RTLIL::Cell
* addNmuxGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_s
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1227 RTLIL::Cell
* addAoi3Gate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_c
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1228 RTLIL::Cell
* addOai3Gate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_c
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1229 RTLIL::Cell
* addAoi4Gate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_c
, const RTLIL::SigBit
&sig_d
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1230 RTLIL::Cell
* addOai4Gate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_c
, const RTLIL::SigBit
&sig_d
, const RTLIL::SigBit
&sig_y
, const std::string
&src
= "");
1232 RTLIL::Cell
* addFfGate (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_d
, const RTLIL::SigSpec
&sig_q
, const std::string
&src
= "");
1233 RTLIL::Cell
* addDffGate (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_clk
, const RTLIL::SigSpec
&sig_d
, const RTLIL::SigSpec
&sig_q
, bool clk_polarity
= true, const std::string
&src
= "");
1234 RTLIL::Cell
* addDffeGate (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_clk
, const RTLIL::SigSpec
&sig_en
, const RTLIL::SigSpec
&sig_d
, const RTLIL::SigSpec
&sig_q
, bool clk_polarity
= true, bool en_polarity
= true, const std::string
&src
= "");
1235 RTLIL::Cell
* addDffsrGate (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_clk
, const RTLIL::SigSpec
&sig_set
, const RTLIL::SigSpec
&sig_clr
,
1236 RTLIL::SigSpec sig_d
, const RTLIL::SigSpec
&sig_q
, bool clk_polarity
= true, bool set_polarity
= true, bool clr_polarity
= true, const std::string
&src
= "");
1237 RTLIL::Cell
* addAdffGate (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_clk
, const RTLIL::SigSpec
&sig_arst
, const RTLIL::SigSpec
&sig_d
, const RTLIL::SigSpec
&sig_q
,
1238 bool arst_value
= false, bool clk_polarity
= true, bool arst_polarity
= true, const std::string
&src
= "");
1239 RTLIL::Cell
* addDlatchGate (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_en
, const RTLIL::SigSpec
&sig_d
, const RTLIL::SigSpec
&sig_q
, bool en_polarity
= true, const std::string
&src
= "");
1240 RTLIL::Cell
* addDlatchsrGate (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_en
, const RTLIL::SigSpec
&sig_set
, const RTLIL::SigSpec
&sig_clr
,
1241 RTLIL::SigSpec sig_d
, const RTLIL::SigSpec
&sig_q
, bool en_polarity
= true, bool set_polarity
= true, bool clr_polarity
= true, const std::string
&src
= "");
1243 // The methods without the add* prefix create a cell and an output signal. They return the newly created output signal.
1245 RTLIL::SigSpec
Not (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, bool is_signed
= false, const std::string
&src
= "");
1246 RTLIL::SigSpec
Pos (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, bool is_signed
= false, const std::string
&src
= "");
1247 RTLIL::SigSpec
Bu0 (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, bool is_signed
= false, const std::string
&src
= "");
1248 RTLIL::SigSpec
Neg (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, bool is_signed
= false, const std::string
&src
= "");
1250 RTLIL::SigSpec
And (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1251 RTLIL::SigSpec
Or (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1252 RTLIL::SigSpec
Xor (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1253 RTLIL::SigSpec
Xnor (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1255 RTLIL::SigSpec
ReduceAnd (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, bool is_signed
= false, const std::string
&src
= "");
1256 RTLIL::SigSpec
ReduceOr (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, bool is_signed
= false, const std::string
&src
= "");
1257 RTLIL::SigSpec
ReduceXor (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, bool is_signed
= false, const std::string
&src
= "");
1258 RTLIL::SigSpec
ReduceXnor (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, bool is_signed
= false, const std::string
&src
= "");
1259 RTLIL::SigSpec
ReduceBool (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, bool is_signed
= false, const std::string
&src
= "");
1261 RTLIL::SigSpec
Shl (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1262 RTLIL::SigSpec
Shr (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1263 RTLIL::SigSpec
Sshl (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1264 RTLIL::SigSpec
Sshr (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1265 RTLIL::SigSpec
Shift (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1266 RTLIL::SigSpec
Shiftx (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1268 RTLIL::SigSpec
Lt (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1269 RTLIL::SigSpec
Le (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1270 RTLIL::SigSpec
Eq (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1271 RTLIL::SigSpec
Ne (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1272 RTLIL::SigSpec
Eqx (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1273 RTLIL::SigSpec
Nex (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1274 RTLIL::SigSpec
Ge (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1275 RTLIL::SigSpec
Gt (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1277 RTLIL::SigSpec
Add (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1278 RTLIL::SigSpec
Sub (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1279 RTLIL::SigSpec
Mul (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1280 RTLIL::SigSpec
Div (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1281 RTLIL::SigSpec
Mod (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1282 RTLIL::SigSpec
Pow (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool a_signed
= false, bool b_signed
= false, const std::string
&src
= "");
1284 RTLIL::SigSpec
LogicNot (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, bool is_signed
= false, const std::string
&src
= "");
1285 RTLIL::SigSpec
LogicAnd (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1286 RTLIL::SigSpec
LogicOr (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, bool is_signed
= false, const std::string
&src
= "");
1288 RTLIL::SigSpec
Mux (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_s
, const std::string
&src
= "");
1289 RTLIL::SigSpec
Pmux (RTLIL::IdString name
, const RTLIL::SigSpec
&sig_a
, const RTLIL::SigSpec
&sig_b
, const RTLIL::SigSpec
&sig_s
, const std::string
&src
= "");
1291 RTLIL::SigBit
BufGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const std::string
&src
= "");
1292 RTLIL::SigBit
NotGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const std::string
&src
= "");
1293 RTLIL::SigBit
AndGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const std::string
&src
= "");
1294 RTLIL::SigBit
NandGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const std::string
&src
= "");
1295 RTLIL::SigBit
OrGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const std::string
&src
= "");
1296 RTLIL::SigBit
NorGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const std::string
&src
= "");
1297 RTLIL::SigBit
XorGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const std::string
&src
= "");
1298 RTLIL::SigBit
XnorGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const std::string
&src
= "");
1299 RTLIL::SigBit
AndnotGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const std::string
&src
= "");
1300 RTLIL::SigBit
OrnotGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const std::string
&src
= "");
1301 RTLIL::SigBit
MuxGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_s
, const std::string
&src
= "");
1302 RTLIL::SigBit
NmuxGate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_s
, const std::string
&src
= "");
1303 RTLIL::SigBit
Aoi3Gate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_c
, const std::string
&src
= "");
1304 RTLIL::SigBit
Oai3Gate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_c
, const std::string
&src
= "");
1305 RTLIL::SigBit
Aoi4Gate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_c
, const RTLIL::SigBit
&sig_d
, const std::string
&src
= "");
1306 RTLIL::SigBit
Oai4Gate (RTLIL::IdString name
, const RTLIL::SigBit
&sig_a
, const RTLIL::SigBit
&sig_b
, const RTLIL::SigBit
&sig_c
, const RTLIL::SigBit
&sig_d
, const std::string
&src
= "");
1308 RTLIL::SigSpec
Anyconst (RTLIL::IdString name
, int width
= 1, const std::string
&src
= "");
1309 RTLIL::SigSpec
Anyseq (RTLIL::IdString name
, int width
= 1, const std::string
&src
= "");
1310 RTLIL::SigSpec
Allconst (RTLIL::IdString name
, int width
= 1, const std::string
&src
= "");
1311 RTLIL::SigSpec
Allseq (RTLIL::IdString name
, int width
= 1, const std::string
&src
= "");
1312 RTLIL::SigSpec
Initstate (RTLIL::IdString name
, const std::string
&src
= "");
1315 static std::map
<unsigned int, RTLIL::Module
*> *get_all_modules(void);
1319 struct RTLIL::Wire
: public RTLIL::AttrObject
1321 unsigned int hashidx_
;
1322 unsigned int hash() const { return hashidx_
; }
1325 // use module->addWire() and module->remove() to create or destroy wires
1326 friend struct RTLIL::Module
;
1331 // do not simply copy wires
1332 Wire(RTLIL::Wire
&other
) = delete;
1333 void operator=(RTLIL::Wire
&other
) = delete;
1335 RTLIL::Module
*module
;
1336 RTLIL::IdString name
;
1337 int width
, start_offset
, port_id
;
1338 bool port_input
, port_output
, upto
;
1341 static std::map
<unsigned int, RTLIL::Wire
*> *get_all_wires(void);
1345 struct RTLIL::Memory
: public RTLIL::AttrObject
1347 unsigned int hashidx_
;
1348 unsigned int hash() const { return hashidx_
; }
1352 RTLIL::IdString name
;
1353 int width
, start_offset
, size
;
1356 static std::map
<unsigned int, RTLIL::Memory
*> *get_all_memorys(void);
1360 struct RTLIL::Cell
: public RTLIL::AttrObject
1362 unsigned int hashidx_
;
1363 unsigned int hash() const { return hashidx_
; }
1366 // use module->addCell() and module->remove() to create or destroy cells
1367 friend struct RTLIL::Module
;
1372 // do not simply copy cells
1373 Cell(RTLIL::Cell
&other
) = delete;
1374 void operator=(RTLIL::Cell
&other
) = delete;
1376 RTLIL::Module
*module
;
1377 RTLIL::IdString name
;
1378 RTLIL::IdString type
;
1379 dict
<RTLIL::IdString
, RTLIL::SigSpec
> connections_
;
1380 dict
<RTLIL::IdString
, RTLIL::Const
> parameters
;
1382 // access cell ports
1383 bool hasPort(RTLIL::IdString portname
) const;
1384 void unsetPort(RTLIL::IdString portname
);
1385 void setPort(RTLIL::IdString portname
, RTLIL::SigSpec signal
);
1386 const RTLIL::SigSpec
&getPort(RTLIL::IdString portname
) const;
1387 const dict
<RTLIL::IdString
, RTLIL::SigSpec
> &connections() const;
1389 // information about cell ports
1391 bool input(RTLIL::IdString portname
) const;
1392 bool output(RTLIL::IdString portname
) const;
1394 // access cell parameters
1395 bool hasParam(RTLIL::IdString paramname
) const;
1396 void unsetParam(RTLIL::IdString paramname
);
1397 void setParam(RTLIL::IdString paramname
, RTLIL::Const value
);
1398 const RTLIL::Const
&getParam(RTLIL::IdString paramname
) const;
1402 void fixup_parameters(bool set_a_signed
= false, bool set_b_signed
= false);
1404 bool has_keep_attr() const {
1405 return get_bool_attribute(ID::keep
) || (module
&& module
->design
&& module
->design
->module(type
) &&
1406 module
->design
->module(type
)->get_bool_attribute(ID::keep
));
1409 template<typename T
> void rewrite_sigspecs(T
&functor
);
1410 template<typename T
> void rewrite_sigspecs2(T
&functor
);
1413 static std::map
<unsigned int, RTLIL::Cell
*> *get_all_cells(void);
1417 struct RTLIL::CaseRule
: public RTLIL::AttrObject
1419 std::vector
<RTLIL::SigSpec
> compare
;
1420 std::vector
<RTLIL::SigSig
> actions
;
1421 std::vector
<RTLIL::SwitchRule
*> switches
;
1428 template<typename T
> void rewrite_sigspecs(T
&functor
);
1429 template<typename T
> void rewrite_sigspecs2(T
&functor
);
1430 RTLIL::CaseRule
*clone() const;
1433 struct RTLIL::SwitchRule
: public RTLIL::AttrObject
1435 RTLIL::SigSpec signal
;
1436 std::vector
<RTLIL::CaseRule
*> cases
;
1442 template<typename T
> void rewrite_sigspecs(T
&functor
);
1443 template<typename T
> void rewrite_sigspecs2(T
&functor
);
1444 RTLIL::SwitchRule
*clone() const;
1447 struct RTLIL::SyncRule
1449 RTLIL::SyncType type
;
1450 RTLIL::SigSpec signal
;
1451 std::vector
<RTLIL::SigSig
> actions
;
1453 template<typename T
> void rewrite_sigspecs(T
&functor
);
1454 template<typename T
> void rewrite_sigspecs2(T
&functor
);
1455 RTLIL::SyncRule
*clone() const;
1458 struct RTLIL::Process
: public RTLIL::AttrObject
1460 RTLIL::IdString name
;
1461 RTLIL::CaseRule root_case
;
1462 std::vector
<RTLIL::SyncRule
*> syncs
;
1466 template<typename T
> void rewrite_sigspecs(T
&functor
);
1467 template<typename T
> void rewrite_sigspecs2(T
&functor
);
1468 RTLIL::Process
*clone() const;
1472 inline RTLIL::SigBit::SigBit() : wire(NULL
), data(RTLIL::State::S0
) { }
1473 inline RTLIL::SigBit::SigBit(RTLIL::State bit
) : wire(NULL
), data(bit
) { }
1474 inline RTLIL::SigBit::SigBit(bool bit
) : wire(NULL
), data(bit
? State::S1
: State::S0
) { }
1475 inline RTLIL::SigBit::SigBit(RTLIL::Wire
*wire
) : wire(wire
), offset(0) { log_assert(wire
&& wire
->width
== 1); }
1476 inline RTLIL::SigBit::SigBit(RTLIL::Wire
*wire
, int offset
) : wire(wire
), offset(offset
) { log_assert(wire
!= nullptr); }
1477 inline RTLIL::SigBit::SigBit(const RTLIL::SigChunk
&chunk
) : wire(chunk
.wire
) { log_assert(chunk
.width
== 1); if (wire
) offset
= chunk
.offset
; else data
= chunk
.data
[0]; }
1478 inline RTLIL::SigBit::SigBit(const RTLIL::SigChunk
&chunk
, int index
) : wire(chunk
.wire
) { if (wire
) offset
= chunk
.offset
+ index
; else data
= chunk
.data
[index
]; }
1479 inline RTLIL::SigBit::SigBit(const RTLIL::SigBit
&sigbit
) : wire(sigbit
.wire
), data(sigbit
.data
){ if (wire
) offset
= sigbit
.offset
; }
1481 inline bool RTLIL::SigBit::operator<(const RTLIL::SigBit
&other
) const {
1482 if (wire
== other
.wire
)
1483 return wire
? (offset
< other
.offset
) : (data
< other
.data
);
1484 if (wire
!= nullptr && other
.wire
!= nullptr)
1485 return wire
->name
< other
.wire
->name
;
1486 return (wire
!= nullptr) < (other
.wire
!= nullptr);
1489 inline bool RTLIL::SigBit::operator==(const RTLIL::SigBit
&other
) const {
1490 return (wire
== other
.wire
) && (wire
? (offset
== other
.offset
) : (data
== other
.data
));
1493 inline bool RTLIL::SigBit::operator!=(const RTLIL::SigBit
&other
) const {
1494 return (wire
!= other
.wire
) || (wire
? (offset
!= other
.offset
) : (data
!= other
.data
));
1497 inline unsigned int RTLIL::SigBit::hash() const {
1499 return mkhash_add(wire
->name
.hash(), offset
);
1503 inline RTLIL::SigBit
&RTLIL::SigSpecIterator::operator*() const {
1504 return (*sig_p
)[index
];
1507 inline const RTLIL::SigBit
&RTLIL::SigSpecConstIterator::operator*() const {
1508 return (*sig_p
)[index
];
1511 inline RTLIL::SigBit::SigBit(const RTLIL::SigSpec
&sig
) {
1512 log_assert(sig
.size() == 1 && sig
.chunks().size() == 1);
1513 *this = SigBit(sig
.chunks().front());
1516 template<typename T
>
1517 void RTLIL::Module::rewrite_sigspecs(T
&functor
)
1519 for (auto &it
: cells_
)
1520 it
.second
->rewrite_sigspecs(functor
);
1521 for (auto &it
: processes
)
1522 it
.second
->rewrite_sigspecs(functor
);
1523 for (auto &it
: connections_
) {
1529 template<typename T
>
1530 void RTLIL::Module::rewrite_sigspecs2(T
&functor
)
1532 for (auto &it
: cells_
)
1533 it
.second
->rewrite_sigspecs2(functor
);
1534 for (auto &it
: processes
)
1535 it
.second
->rewrite_sigspecs2(functor
);
1536 for (auto &it
: connections_
) {
1537 functor(it
.first
, it
.second
);
1541 template<typename T
>
1542 void RTLIL::Cell::rewrite_sigspecs(T
&functor
) {
1543 for (auto &it
: connections_
)
1547 template<typename T
>
1548 void RTLIL::Cell::rewrite_sigspecs2(T
&functor
) {
1549 for (auto &it
: connections_
)
1553 template<typename T
>
1554 void RTLIL::CaseRule::rewrite_sigspecs(T
&functor
) {
1555 for (auto &it
: compare
)
1557 for (auto &it
: actions
) {
1561 for (auto it
: switches
)
1562 it
->rewrite_sigspecs(functor
);
1565 template<typename T
>
1566 void RTLIL::CaseRule::rewrite_sigspecs2(T
&functor
) {
1567 for (auto &it
: compare
)
1569 for (auto &it
: actions
) {
1570 functor(it
.first
, it
.second
);
1572 for (auto it
: switches
)
1573 it
->rewrite_sigspecs2(functor
);
1576 template<typename T
>
1577 void RTLIL::SwitchRule::rewrite_sigspecs(T
&functor
)
1580 for (auto it
: cases
)
1581 it
->rewrite_sigspecs(functor
);
1584 template<typename T
>
1585 void RTLIL::SwitchRule::rewrite_sigspecs2(T
&functor
)
1588 for (auto it
: cases
)
1589 it
->rewrite_sigspecs2(functor
);
1592 template<typename T
>
1593 void RTLIL::SyncRule::rewrite_sigspecs(T
&functor
)
1596 for (auto &it
: actions
) {
1602 template<typename T
>
1603 void RTLIL::SyncRule::rewrite_sigspecs2(T
&functor
)
1606 for (auto &it
: actions
) {
1607 functor(it
.first
, it
.second
);
1611 template<typename T
>
1612 void RTLIL::Process::rewrite_sigspecs(T
&functor
)
1614 root_case
.rewrite_sigspecs(functor
);
1615 for (auto it
: syncs
)
1616 it
->rewrite_sigspecs(functor
);
1619 template<typename T
>
1620 void RTLIL::Process::rewrite_sigspecs2(T
&functor
)
1622 root_case
.rewrite_sigspecs2(functor
);
1623 for (auto it
: syncs
)
1624 it
->rewrite_sigspecs2(functor
);