2 * yosys -- Yosys Open SYnthesis Suite
4 * Copyright (C) 2012 Clifford Wolf <clifford@clifford.at>
6 * Permission to use, copy, modify, and/or distribute this software for any
7 * purpose with or without fee is hereby granted, provided that the above
8 * copyright notice and this permission notice appear in all copies.
10 * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
11 * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
12 * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
13 * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
14 * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
15 * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
16 * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
20 #include "kernel/yosys.h"
29 enum State
: unsigned char {
32 Sx
= 2, // undefined value or conflict
33 Sz
= 3, // high-impedance / not-connected
34 Sa
= 4, // don't care (used only in cases)
35 Sm
= 5 // marker (used internally by some passes)
38 enum SyncType
: unsigned char {
39 ST0
= 0, // level sensitive: 0
40 ST1
= 1, // level sensitive: 1
41 STp
= 2, // edge sensitive: posedge
42 STn
= 3, // edge sensitive: negedge
43 STe
= 4, // edge sensitive: both edges
44 STa
= 5, // always active
45 STg
= 6, // global clock
49 enum ConstFlags
: unsigned char {
51 CONST_FLAG_STRING
= 1,
52 CONST_FLAG_SIGNED
= 2, // only used for parameters
53 CONST_FLAG_REAL
= 4 // unused -- to be used for parameters
67 struct SigSpecIterator
;
68 struct SigSpecConstIterator
;
75 typedef std::pair
<SigSpec
, SigSpec
> SigSig
;
79 #undef YOSYS_XTRACE_GET_PUT
80 #undef YOSYS_SORT_ID_FREE_LIST
82 // the global id string cache
84 static struct destruct_guard_t
{
85 bool ok
; // POD, will be initialized to zero
86 destruct_guard_t() { ok
= true; }
87 ~destruct_guard_t() { ok
= false; }
90 static std::vector
<int> global_refcount_storage_
;
91 static std::vector
<char*> global_id_storage_
;
92 static dict
<char*, int, hash_cstr_ops
> global_id_index_
;
93 static std::vector
<int> global_free_idx_list_
;
95 static int last_created_idx_ptr_
;
96 static int last_created_idx_
[8];
98 static inline void xtrace_db_dump()
100 #ifdef YOSYS_XTRACE_GET_PUT
101 for (int idx
= 0; idx
< GetSize(global_id_storage_
); idx
++)
103 if (global_id_storage_
.at(idx
) == nullptr)
104 log("#X# DB-DUMP index %d: FREE\n", idx
);
106 log("#X# DB-DUMP index %d: '%s' (ref %d)\n", idx
, global_id_storage_
.at(idx
), global_refcount_storage_
.at(idx
));
111 static inline void checkpoint()
113 last_created_idx_ptr_
= 0;
114 for (int i
= 0; i
< 8; i
++) {
115 if (last_created_idx_
[i
])
116 put_reference(last_created_idx_
[i
]);
117 last_created_idx_
[i
] = 0;
119 #ifdef YOSYS_SORT_ID_FREE_LIST
120 std::sort(global_free_idx_list_
.begin(), global_free_idx_list_
.end(), std::greater
<int>());
124 static inline int get_reference(int idx
)
126 global_refcount_storage_
.at(idx
)++;
127 #ifdef YOSYS_XTRACE_GET_PUT
129 log("#X# GET-BY-INDEX '%s' (index %d, refcount %d)\n", global_id_storage_
.at(idx
), idx
, global_refcount_storage_
.at(idx
));
135 static inline int get_reference(const char *p
)
137 log_assert(destruct_guard
.ok
);
140 log_assert(p
[1] != 0);
141 log_assert(p
[0] == '$' || p
[0] == '\\');
144 auto it
= global_id_index_
.find((char*)p
);
145 if (it
!= global_id_index_
.end()) {
146 global_refcount_storage_
.at(it
->second
)++;
147 #ifdef YOSYS_XTRACE_GET_PUT
149 log("#X# GET-BY-NAME '%s' (index %d, refcount %d)\n", global_id_storage_
.at(it
->second
), it
->second
, global_refcount_storage_
.at(it
->second
));
155 if (global_free_idx_list_
.empty()) {
156 log_assert(global_id_storage_
.size() < 0x40000000);
157 global_free_idx_list_
.push_back(global_id_storage_
.size());
158 global_id_storage_
.push_back(nullptr);
159 global_refcount_storage_
.push_back(0);
162 int idx
= global_free_idx_list_
.back();
163 global_free_idx_list_
.pop_back();
164 global_id_storage_
.at(idx
) = strdup(p
);
165 global_id_index_
[global_id_storage_
.at(idx
)] = idx
;
166 global_refcount_storage_
.at(idx
)++;
168 // Avoid Create->Delete->Create pattern
169 if (last_created_idx_
[last_created_idx_ptr_
])
170 put_reference(last_created_idx_
[last_created_idx_ptr_
]);
171 last_created_idx_
[last_created_idx_ptr_
] = idx
;
172 get_reference(last_created_idx_
[last_created_idx_ptr_
]);
173 last_created_idx_ptr_
= (last_created_idx_ptr_
+ 1) & 7;
176 log("#X# New IdString '%s' with index %d.\n", p
, idx
);
177 log_backtrace("-X- ", yosys_xtrace
-1);
180 #ifdef YOSYS_XTRACE_GET_PUT
182 log("#X# GET-BY-NAME '%s' (index %d, refcount %d)\n", global_id_storage_
.at(idx
), idx
, global_refcount_storage_
.at(idx
));
188 static inline void put_reference(int idx
)
190 // put_reference() may be called from destructors after the destructor of
191 // global_refcount_storage_ has been run. in this case we simply do nothing.
192 if (!destruct_guard
.ok
)
195 #ifdef YOSYS_XTRACE_GET_PUT
197 log("#X# PUT '%s' (index %d, refcount %d)\n", global_id_storage_
.at(idx
), idx
, global_refcount_storage_
.at(idx
));
201 log_assert(global_refcount_storage_
.at(idx
) > 0);
203 if (--global_refcount_storage_
.at(idx
) != 0)
207 log("#X# Removed IdString '%s' with index %d.\n", global_id_storage_
.at(idx
), idx
);
208 log_backtrace("-X- ", yosys_xtrace
-1);
211 global_id_index_
.erase(global_id_storage_
.at(idx
));
212 free(global_id_storage_
.at(idx
));
213 global_id_storage_
.at(idx
) = nullptr;
214 global_free_idx_list_
.push_back(idx
);
217 // the actual IdString object is just is a single int
221 IdString() : index_(get_reference("")) { }
222 IdString(const char *str
) : index_(get_reference(str
)) { }
223 IdString(const IdString
&str
) : index_(get_reference(str
.index_
)) { }
224 IdString(const std::string
&str
) : index_(get_reference(str
.c_str())) { }
225 ~IdString() { put_reference(index_
); }
227 void operator=(const IdString
&rhs
) {
228 put_reference(index_
);
229 index_
= get_reference(rhs
.index_
);
232 void operator=(const char *rhs
) {
237 void operator=(const std::string
&rhs
) {
242 const char *c_str() const {
243 return global_id_storage_
.at(index_
);
246 std::string
str() const {
247 return std::string(global_id_storage_
.at(index_
));
250 bool operator<(const IdString
&rhs
) const {
251 return index_
< rhs
.index_
;
254 bool operator==(const IdString
&rhs
) const { return index_
== rhs
.index_
; }
255 bool operator!=(const IdString
&rhs
) const { return index_
!= rhs
.index_
; }
257 // The methods below are just convenience functions for better compatibility with std::string.
259 bool operator==(const std::string
&rhs
) const { return str() == rhs
; }
260 bool operator!=(const std::string
&rhs
) const { return str() != rhs
; }
262 bool operator==(const char *rhs
) const { return strcmp(c_str(), rhs
) == 0; }
263 bool operator!=(const char *rhs
) const { return strcmp(c_str(), rhs
) != 0; }
265 char operator[](size_t i
) const {
266 const char *p
= c_str();
267 for (; i
!= 0; i
--, p
++)
272 std::string
substr(size_t pos
= 0, size_t len
= std::string::npos
) const {
273 if (len
== std::string::npos
|| len
>= strlen(c_str() + pos
))
274 return std::string(c_str() + pos
);
276 return std::string(c_str() + pos
, len
);
279 bool ends_with(const char* suffix
) const {
280 size_t len
= strlen(suffix
);
281 if (size() < len
) return false;
282 return substr(size()-len
) == suffix
;
285 size_t size() const {
290 return c_str()[0] == 0;
297 unsigned int hash() const {
301 // The following is a helper key_compare class. Instead of for example std::set<Cell*>
302 // use std::set<Cell*, IdString::compare_ptr_by_name<Cell>> if the order of cells in the
303 // set has an influence on the algorithm.
305 template<typename T
> struct compare_ptr_by_name
{
306 bool operator()(const T
*a
, const T
*b
) const {
307 return (a
== nullptr || b
== nullptr) ? (a
< b
) : (a
->name
< b
->name
);
311 // often one needs to check if a given IdString is part of a list (for example a list
312 // of cell types). the following functions helps with that.
314 template<typename T
, typename
... Args
>
315 bool in(T first
, Args
... rest
) const {
316 return in(first
) || in(rest
...);
319 bool in(IdString rhs
) const { return *this == rhs
; }
320 bool in(const char *rhs
) const { return *this == rhs
; }
321 bool in(const std::string
&rhs
) const { return *this == rhs
; }
322 bool in(const pool
<IdString
> &rhs
) const { return rhs
.count(*this) != 0; }
325 static inline std::string
escape_id(std::string str
) {
326 if (str
.size() > 0 && str
[0] != '\\' && str
[0] != '$')
331 static inline std::string
unescape_id(std::string str
) {
336 if (str
[1] == '$' || str
[1] == '\\')
338 if (str
[1] >= '0' && str
[1] <= '9')
340 return str
.substr(1);
343 static inline std::string
unescape_id(RTLIL::IdString str
) {
344 return unescape_id(str
.str());
347 static inline const char *id2cstr(const RTLIL::IdString
&str
) {
351 template <typename T
> struct sort_by_name_id
{
352 bool operator()(T
*a
, T
*b
) const {
353 return a
->name
< b
->name
;
357 template <typename T
> struct sort_by_name_str
{
358 bool operator()(T
*a
, T
*b
) const {
359 return strcmp(a
->name
.c_str(), b
->name
.c_str()) < 0;
363 struct sort_by_id_str
{
364 bool operator()(RTLIL::IdString a
, RTLIL::IdString b
) const {
365 return strcmp(a
.c_str(), b
.c_str()) < 0;
369 // see calc.cc for the implementation of this functions
370 RTLIL::Const
const_not (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
371 RTLIL::Const
const_and (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
372 RTLIL::Const
const_or (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
373 RTLIL::Const
const_xor (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
374 RTLIL::Const
const_xnor (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
376 RTLIL::Const
const_reduce_and (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
377 RTLIL::Const
const_reduce_or (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
378 RTLIL::Const
const_reduce_xor (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
379 RTLIL::Const
const_reduce_xnor (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
380 RTLIL::Const
const_reduce_bool (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
382 RTLIL::Const
const_logic_not (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
383 RTLIL::Const
const_logic_and (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
384 RTLIL::Const
const_logic_or (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
386 RTLIL::Const
const_shl (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
387 RTLIL::Const
const_shr (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
388 RTLIL::Const
const_sshl (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
389 RTLIL::Const
const_sshr (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
390 RTLIL::Const
const_shift (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
391 RTLIL::Const
const_shiftx (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
393 RTLIL::Const
const_lt (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
394 RTLIL::Const
const_le (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
395 RTLIL::Const
const_eq (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
396 RTLIL::Const
const_ne (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
397 RTLIL::Const
const_eqx (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
398 RTLIL::Const
const_nex (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
399 RTLIL::Const
const_ge (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
400 RTLIL::Const
const_gt (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
402 RTLIL::Const
const_add (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
403 RTLIL::Const
const_sub (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
404 RTLIL::Const
const_mul (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
405 RTLIL::Const
const_div (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
406 RTLIL::Const
const_mod (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
407 RTLIL::Const
const_pow (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
409 RTLIL::Const
const_pos (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
410 RTLIL::Const
const_neg (const RTLIL::Const
&arg1
, const RTLIL::Const
&arg2
, bool signed1
, bool signed2
, int result_len
);
413 // This iterator-range-pair is used for Design::modules(), Module::wires() and Module::cells().
414 // It maintains a reference counter that is used to make sure that the container is not modified while being iterated over.
419 typename dict
<RTLIL::IdString
, T
>::iterator it
;
420 dict
<RTLIL::IdString
, T
> *list_p
;
423 ObjIterator() : list_p(nullptr), refcount_p(nullptr) {
426 ObjIterator(decltype(list_p
) list_p
, int *refcount_p
) : list_p(list_p
), refcount_p(refcount_p
) {
427 if (list_p
->empty()) {
428 this->list_p
= nullptr;
429 this->refcount_p
= nullptr;
431 it
= list_p
->begin();
436 ObjIterator(const RTLIL::ObjIterator
<T
> &other
) {
438 list_p
= other
.list_p
;
439 refcount_p
= other
.refcount_p
;
444 ObjIterator
&operator=(const RTLIL::ObjIterator
<T
> &other
) {
448 list_p
= other
.list_p
;
449 refcount_p
= other
.refcount_p
;
460 inline T
operator*() const {
461 log_assert(list_p
!= nullptr);
465 inline bool operator!=(const RTLIL::ObjIterator
<T
> &other
) const {
466 if (list_p
== nullptr || other
.list_p
== nullptr)
467 return list_p
!= other
.list_p
;
468 return it
!= other
.it
;
471 inline void operator++() {
472 log_assert(list_p
!= nullptr);
473 if (++it
== list_p
->end()) {
476 refcount_p
= nullptr;
484 dict
<RTLIL::IdString
, T
> *list_p
;
487 ObjRange(decltype(list_p
) list_p
, int *refcount_p
) : list_p(list_p
), refcount_p(refcount_p
) { }
488 RTLIL::ObjIterator
<T
> begin() { return RTLIL::ObjIterator
<T
>(list_p
, refcount_p
); }
489 RTLIL::ObjIterator
<T
> end() { return RTLIL::ObjIterator
<T
>(); }
491 size_t size() const {
492 return list_p
->size();
495 operator pool
<T
>() const {
497 for (auto &it
: *list_p
)
498 result
.insert(it
.second
);
502 operator std::vector
<T
>() const {
503 std::vector
<T
> result
;
504 result
.reserve(list_p
->size());
505 for (auto &it
: *list_p
)
506 result
.push_back(it
.second
);
510 pool
<T
> to_pool() const { return *this; }
511 std::vector
<T
> to_vector() const { return *this; }
518 std::vector
<RTLIL::State
> bits
;
521 Const(std::string str
);
522 Const(int val
, int width
= 32);
523 Const(RTLIL::State bit
, int width
= 1);
524 Const(const std::vector
<RTLIL::State
> &bits
) : bits(bits
) { flags
= CONST_FLAG_NONE
; }
525 Const(const std::vector
<bool> &bits
);
527 bool operator <(const RTLIL::Const
&other
) const;
528 bool operator ==(const RTLIL::Const
&other
) const;
529 bool operator !=(const RTLIL::Const
&other
) const;
531 bool as_bool() const;
532 int as_int(bool is_signed
= false) const;
533 std::string
as_string() const;
534 static Const
from_string(std::string str
);
536 std::string
decode_string() const;
538 inline int size() const { return bits
.size(); }
539 inline RTLIL::State
&operator[](int index
) { return bits
.at(index
); }
540 inline const RTLIL::State
&operator[](int index
) const { return bits
.at(index
); }
542 bool is_fully_zero() const;
543 bool is_fully_ones() const;
544 bool is_fully_def() const;
545 bool is_fully_undef() const;
547 inline RTLIL::Const
extract(int offset
, int len
= 1, RTLIL::State padding
= RTLIL::State::S0
) const {
549 ret
.bits
.reserve(len
);
550 for (int i
= offset
; i
< offset
+ len
; i
++)
551 ret
.bits
.push_back(i
< GetSize(bits
) ? bits
[i
] : padding
);
555 void extu(int width
) {
556 bits
.resize(width
, RTLIL::State::S0
);
559 void exts(int width
) {
560 bits
.resize(width
, bits
.empty() ? RTLIL::State::Sx
: bits
.back());
563 inline unsigned int hash() const {
564 unsigned int h
= mkhash_init
;
571 struct RTLIL::AttrObject
573 dict
<RTLIL::IdString
, RTLIL::Const
> attributes
;
575 void set_bool_attribute(RTLIL::IdString id
);
576 bool get_bool_attribute(RTLIL::IdString id
) const;
578 bool get_blackbox_attribute(bool ignore_wb
=false) const {
579 return get_bool_attribute("\\blackbox") || (!ignore_wb
&& get_bool_attribute("\\whitebox"));
582 void set_strpool_attribute(RTLIL::IdString id
, const pool
<string
> &data
);
583 void add_strpool_attribute(RTLIL::IdString id
, const pool
<string
> &data
);
584 pool
<string
> get_strpool_attribute(RTLIL::IdString id
) const;
586 void set_src_attribute(const std::string
&src
);
587 std::string
get_src_attribute() const;
590 struct RTLIL::SigChunk
593 std::vector
<RTLIL::State
> data
; // only used if wire == NULL, LSB at index 0
597 SigChunk(const RTLIL::Const
&value
);
598 SigChunk(RTLIL::Wire
*wire
);
599 SigChunk(RTLIL::Wire
*wire
, int offset
, int width
= 1);
600 SigChunk(const std::string
&str
);
601 SigChunk(int val
, int width
= 32);
602 SigChunk(RTLIL::State bit
, int width
= 1);
603 SigChunk(RTLIL::SigBit bit
);
605 RTLIL::SigChunk
extract(int offset
, int length
) const;
607 bool operator <(const RTLIL::SigChunk
&other
) const;
608 bool operator ==(const RTLIL::SigChunk
&other
) const;
609 bool operator !=(const RTLIL::SigChunk
&other
) const;
616 RTLIL::State data
; // used if wire == NULL
617 int offset
; // used if wire != NULL
621 SigBit(RTLIL::State bit
);
623 SigBit(RTLIL::Wire
*wire
);
624 SigBit(RTLIL::Wire
*wire
, int offset
);
625 SigBit(const RTLIL::SigChunk
&chunk
);
626 SigBit(const RTLIL::SigChunk
&chunk
, int index
);
627 SigBit(const RTLIL::SigSpec
&sig
);
629 bool operator <(const RTLIL::SigBit
&other
) const;
630 bool operator ==(const RTLIL::SigBit
&other
) const;
631 bool operator !=(const RTLIL::SigBit
&other
) const;
632 unsigned int hash() const;
635 struct RTLIL::SigSpecIterator
: public std::iterator
<std::input_iterator_tag
, RTLIL::SigSpec
>
637 RTLIL::SigSpec
*sig_p
;
640 inline RTLIL::SigBit
&operator*() const;
641 inline bool operator!=(const RTLIL::SigSpecIterator
&other
) const { return index
!= other
.index
; }
642 inline bool operator==(const RTLIL::SigSpecIterator
&other
) const { return index
== other
.index
; }
643 inline void operator++() { index
++; }
646 struct RTLIL::SigSpecConstIterator
: public std::iterator
<std::input_iterator_tag
, RTLIL::SigSpec
>
648 const RTLIL::SigSpec
*sig_p
;
651 inline const RTLIL::SigBit
&operator*() const;
652 inline bool operator!=(const RTLIL::SigSpecConstIterator
&other
) const { return index
!= other
.index
; }
653 inline bool operator==(const RTLIL::SigSpecIterator
&other
) const { return index
== other
.index
; }
654 inline void operator++() { index
++; }
657 struct RTLIL::SigSpec
662 std::vector
<RTLIL::SigChunk
> chunks_
; // LSB at index 0
663 std::vector
<RTLIL::SigBit
> bits_
; // LSB at index 0
667 void updhash() const;
669 inline bool packed() const {
670 return bits_
.empty();
673 inline void inline_unpack() const {
674 if (!chunks_
.empty())
680 SigSpec(const RTLIL::SigSpec
&other
);
681 SigSpec(std::initializer_list
<RTLIL::SigSpec
> parts
);
682 const RTLIL::SigSpec
&operator=(const RTLIL::SigSpec
&other
);
684 SigSpec(const RTLIL::Const
&value
);
685 SigSpec(const RTLIL::SigChunk
&chunk
);
686 SigSpec(RTLIL::Wire
*wire
);
687 SigSpec(RTLIL::Wire
*wire
, int offset
, int width
= 1);
688 SigSpec(const std::string
&str
);
689 SigSpec(int val
, int width
= 32);
690 SigSpec(RTLIL::State bit
, int width
= 1);
691 SigSpec(RTLIL::SigBit bit
, int width
= 1);
692 SigSpec(std::vector
<RTLIL::SigChunk
> chunks
);
693 SigSpec(std::vector
<RTLIL::SigBit
> bits
);
694 SigSpec(pool
<RTLIL::SigBit
> bits
);
695 SigSpec(std::set
<RTLIL::SigBit
> bits
);
698 SigSpec(RTLIL::SigSpec
&&other
) {
699 width_
= other
.width_
;
701 chunks_
= std::move(other
.chunks_
);
702 bits_
= std::move(other
.bits_
);
705 const RTLIL::SigSpec
&operator=(RTLIL::SigSpec
&&other
) {
706 width_
= other
.width_
;
708 chunks_
= std::move(other
.chunks_
);
709 bits_
= std::move(other
.bits_
);
713 size_t get_hash() const {
718 inline const std::vector
<RTLIL::SigChunk
> &chunks() const { pack(); return chunks_
; }
719 inline const std::vector
<RTLIL::SigBit
> &bits() const { inline_unpack(); return bits_
; }
721 inline int size() const { return width_
; }
722 inline bool empty() const { return width_
== 0; }
724 inline RTLIL::SigBit
&operator[](int index
) { inline_unpack(); return bits_
.at(index
); }
725 inline const RTLIL::SigBit
&operator[](int index
) const { inline_unpack(); return bits_
.at(index
); }
727 inline RTLIL::SigSpecIterator
begin() { RTLIL::SigSpecIterator it
; it
.sig_p
= this; it
.index
= 0; return it
; }
728 inline RTLIL::SigSpecIterator
end() { RTLIL::SigSpecIterator it
; it
.sig_p
= this; it
.index
= width_
; return it
; }
730 inline RTLIL::SigSpecConstIterator
begin() const { RTLIL::SigSpecConstIterator it
; it
.sig_p
= this; it
.index
= 0; return it
; }
731 inline RTLIL::SigSpecConstIterator
end() const { RTLIL::SigSpecConstIterator it
; it
.sig_p
= this; it
.index
= width_
; return it
; }
734 void sort_and_unify();
736 void replace(const RTLIL::SigSpec
&pattern
, const RTLIL::SigSpec
&with
);
737 void replace(const RTLIL::SigSpec
&pattern
, const RTLIL::SigSpec
&with
, RTLIL::SigSpec
*other
) const;
739 void replace(const dict
<RTLIL::SigBit
, RTLIL::SigBit
> &rules
);
740 void replace(const dict
<RTLIL::SigBit
, RTLIL::SigBit
> &rules
, RTLIL::SigSpec
*other
) const;
742 void replace(const std::map
<RTLIL::SigBit
, RTLIL::SigBit
> &rules
);
743 void replace(const std::map
<RTLIL::SigBit
, RTLIL::SigBit
> &rules
, RTLIL::SigSpec
*other
) const;
745 void replace(int offset
, const RTLIL::SigSpec
&with
);
747 void remove(const RTLIL::SigSpec
&pattern
);
748 void remove(const RTLIL::SigSpec
&pattern
, RTLIL::SigSpec
*other
) const;
749 void remove2(const RTLIL::SigSpec
&pattern
, RTLIL::SigSpec
*other
);
751 void remove(const pool
<RTLIL::SigBit
> &pattern
);
752 void remove(const pool
<RTLIL::SigBit
> &pattern
, RTLIL::SigSpec
*other
) const;
753 void remove2(const pool
<RTLIL::SigBit
> &pattern
, RTLIL::SigSpec
*other
);
754 void remove2(const std::set
<RTLIL::SigBit
> &pattern
, RTLIL::SigSpec
*other
);
756 void remove(int offset
, int length
= 1);
759 RTLIL::SigSpec
extract(const RTLIL::SigSpec
&pattern
, const RTLIL::SigSpec
*other
= NULL
) const;
760 RTLIL::SigSpec
extract(const pool
<RTLIL::SigBit
> &pattern
, const RTLIL::SigSpec
*other
= NULL
) const;
761 RTLIL::SigSpec
extract(int offset
, int length
= 1) const;
763 void append(const RTLIL::SigSpec
&signal
);
764 void append_bit(const RTLIL::SigBit
&bit
);
766 void extend_u0(int width
, bool is_signed
= false);
768 RTLIL::SigSpec
repeat(int num
) const;
770 bool operator <(const RTLIL::SigSpec
&other
) const;
771 bool operator ==(const RTLIL::SigSpec
&other
) const;
772 inline bool operator !=(const RTLIL::SigSpec
&other
) const { return !(*this == other
); }
774 bool is_wire() const;
775 bool is_chunk() const;
776 inline bool is_bit() const { return width_
== 1; }
778 bool is_fully_const() const;
779 bool is_fully_zero() const;
780 bool is_fully_ones() const;
781 bool is_fully_def() const;
782 bool is_fully_undef() const;
783 bool has_const() const;
784 bool has_marked_bits() const;
786 bool as_bool() const;
787 int as_int(bool is_signed
= false) const;
788 std::string
as_string() const;
789 RTLIL::Const
as_const() const;
790 RTLIL::Wire
*as_wire() const;
791 RTLIL::SigChunk
as_chunk() const;
792 RTLIL::SigBit
as_bit() const;
794 bool match(std::string pattern
) const;
796 std::set
<RTLIL::SigBit
> to_sigbit_set() const;
797 pool
<RTLIL::SigBit
> to_sigbit_pool() const;
798 std::vector
<RTLIL::SigBit
> to_sigbit_vector() const;
799 std::map
<RTLIL::SigBit
, RTLIL::SigBit
> to_sigbit_map(const RTLIL::SigSpec
&other
) const;
800 dict
<RTLIL::SigBit
, RTLIL::SigBit
> to_sigbit_dict(const RTLIL::SigSpec
&other
) const;
802 static bool parse(RTLIL::SigSpec
&sig
, RTLIL::Module
*module
, std::string str
);
803 static bool parse_sel(RTLIL::SigSpec
&sig
, RTLIL::Design
*design
, RTLIL::Module
*module
, std::string str
);
804 static bool parse_rhs(const RTLIL::SigSpec
&lhs
, RTLIL::SigSpec
&sig
, RTLIL::Module
*module
, std::string str
);
806 operator std::vector
<RTLIL::SigChunk
>() const { return chunks(); }
807 operator std::vector
<RTLIL::SigBit
>() const { return bits(); }
809 unsigned int hash() const { if (!hash_
) updhash(); return hash_
; };
814 void check() const { }
818 struct RTLIL::Selection
821 pool
<RTLIL::IdString
> selected_modules
;
822 dict
<RTLIL::IdString
, pool
<RTLIL::IdString
>> selected_members
;
824 Selection(bool full
= true) : full_selection(full
) { }
826 bool selected_module(RTLIL::IdString mod_name
) const;
827 bool selected_whole_module(RTLIL::IdString mod_name
) const;
828 bool selected_member(RTLIL::IdString mod_name
, RTLIL::IdString memb_name
) const;
829 void optimize(RTLIL::Design
*design
);
831 template<typename T1
> void select(T1
*module
) {
832 if (!full_selection
&& selected_modules
.count(module
->name
) == 0) {
833 selected_modules
.insert(module
->name
);
834 selected_members
.erase(module
->name
);
838 template<typename T1
, typename T2
> void select(T1
*module
, T2
*member
) {
839 if (!full_selection
&& selected_modules
.count(module
->name
) == 0)
840 selected_members
[module
->name
].insert(member
->name
);
844 return !full_selection
&& selected_modules
.empty() && selected_members
.empty();
848 struct RTLIL::Monitor
850 unsigned int hashidx_
;
851 unsigned int hash() const { return hashidx_
; }
854 static unsigned int hashidx_count
= 123456789;
855 hashidx_count
= mkhash_xorshift(hashidx_count
);
856 hashidx_
= hashidx_count
;
859 virtual ~Monitor() { }
860 virtual void notify_module_add(RTLIL::Module
*) { }
861 virtual void notify_module_del(RTLIL::Module
*) { }
862 virtual void notify_connect(RTLIL::Cell
*, const RTLIL::IdString
&, const RTLIL::SigSpec
&, RTLIL::SigSpec
&) { }
863 virtual void notify_connect(RTLIL::Module
*, const RTLIL::SigSig
&) { }
864 virtual void notify_connect(RTLIL::Module
*, const std::vector
<RTLIL::SigSig
>&) { }
865 virtual void notify_blackout(RTLIL::Module
*) { }
870 unsigned int hashidx_
;
871 unsigned int hash() const { return hashidx_
; }
873 pool
<RTLIL::Monitor
*> monitors
;
874 dict
<std::string
, std::string
> scratchpad
;
876 int refcount_modules_
;
877 dict
<RTLIL::IdString
, RTLIL::Module
*> modules_
;
878 std::vector
<AST::AstNode
*> verilog_packages
, verilog_globals
;
879 dict
<std::string
, std::pair
<std::string
, bool>> verilog_defines
;
881 std::vector
<RTLIL::Selection
> selection_stack
;
882 dict
<RTLIL::IdString
, RTLIL::Selection
> selection_vars
;
883 std::string selected_active_module
;
888 RTLIL::ObjRange
<RTLIL::Module
*> modules();
889 RTLIL::Module
*module(RTLIL::IdString name
);
890 RTLIL::Module
*top_module();
892 bool has(RTLIL::IdString id
) const {
893 return modules_
.count(id
) != 0;
896 void add(RTLIL::Module
*module
);
897 RTLIL::Module
*addModule(RTLIL::IdString name
);
898 void remove(RTLIL::Module
*module
);
899 void rename(RTLIL::Module
*module
, RTLIL::IdString new_name
);
901 void scratchpad_unset(std::string varname
);
903 void scratchpad_set_int(std::string varname
, int value
);
904 void scratchpad_set_bool(std::string varname
, bool value
);
905 void scratchpad_set_string(std::string varname
, std::string value
);
907 int scratchpad_get_int(std::string varname
, int default_value
= 0) const;
908 bool scratchpad_get_bool(std::string varname
, bool default_value
= false) const;
909 std::string
scratchpad_get_string(std::string varname
, std::string default_value
= std::string()) const;
915 bool selected_module(RTLIL::IdString mod_name
) const;
916 bool selected_whole_module(RTLIL::IdString mod_name
) const;
917 bool selected_member(RTLIL::IdString mod_name
, RTLIL::IdString memb_name
) const;
919 bool selected_module(RTLIL::Module
*mod
) const;
920 bool selected_whole_module(RTLIL::Module
*mod
) const;
922 RTLIL::Selection
&selection() {
923 return selection_stack
.back();
926 const RTLIL::Selection
&selection() const {
927 return selection_stack
.back();
930 bool full_selection() const {
931 return selection_stack
.back().full_selection
;
934 template<typename T1
> bool selected(T1
*module
) const {
935 return selected_module(module
->name
);
938 template<typename T1
, typename T2
> bool selected(T1
*module
, T2
*member
) const {
939 return selected_member(module
->name
, member
->name
);
942 template<typename T1
, typename T2
> void select(T1
*module
, T2
*member
) {
943 if (selection_stack
.size() > 0) {
944 RTLIL::Selection
&sel
= selection_stack
.back();
945 sel
.select(module
, member
);
949 std::vector
<RTLIL::Module
*> selected_modules() const;
950 std::vector
<RTLIL::Module
*> selected_whole_modules() const;
951 std::vector
<RTLIL::Module
*> selected_whole_modules_warn() const;
954 struct RTLIL::Module
: public RTLIL::AttrObject
956 unsigned int hashidx_
;
957 unsigned int hash() const { return hashidx_
; }
960 void add(RTLIL::Wire
*wire
);
961 void add(RTLIL::Cell
*cell
);
964 RTLIL::Design
*design
;
965 pool
<RTLIL::Monitor
*> monitors
;
970 dict
<RTLIL::IdString
, RTLIL::Wire
*> wires_
;
971 dict
<RTLIL::IdString
, RTLIL::Cell
*> cells_
;
972 std::vector
<RTLIL::SigSig
> connections_
;
974 RTLIL::IdString name
;
975 pool
<RTLIL::IdString
> avail_parameters
;
976 dict
<RTLIL::IdString
, RTLIL::Memory
*> memories
;
977 dict
<RTLIL::IdString
, RTLIL::Process
*> processes
;
981 virtual RTLIL::IdString
derive(RTLIL::Design
*design
, dict
<RTLIL::IdString
, RTLIL::Const
> parameters
, bool mayfail
= false);
982 virtual RTLIL::IdString
derive(RTLIL::Design
*design
, dict
<RTLIL::IdString
, RTLIL::Const
> parameters
, dict
<RTLIL::IdString
, RTLIL::Module
*> interfaces
, dict
<RTLIL::IdString
, RTLIL::IdString
> modports
, bool mayfail
= false);
983 virtual size_t count_id(RTLIL::IdString id
);
984 virtual void reprocess_module(RTLIL::Design
*design
, dict
<RTLIL::IdString
, RTLIL::Module
*> local_interfaces
);
987 virtual void check();
988 virtual void optimize();
989 virtual void makeblackbox();
991 void connect(const RTLIL::SigSig
&conn
);
992 void connect(const RTLIL::SigSpec
&lhs
, const RTLIL::SigSpec
&rhs
);
993 void new_connections(const std::vector
<RTLIL::SigSig
> &new_conn
);
994 const std::vector
<RTLIL::SigSig
> &connections() const;
996 std::vector
<RTLIL::IdString
> ports
;
999 template<typename T
> void rewrite_sigspecs(T
&functor
);
1000 void cloneInto(RTLIL::Module
*new_mod
) const;
1001 virtual RTLIL::Module
*clone() const;
1003 bool has_memories() const;
1004 bool has_processes() const;
1006 bool has_memories_warn() const;
1007 bool has_processes_warn() const;
1009 std::vector
<RTLIL::Wire
*> selected_wires() const;
1010 std::vector
<RTLIL::Cell
*> selected_cells() const;
1012 template<typename T
> bool selected(T
*member
) const {
1013 return design
->selected_member(name
, member
->name
);
1016 RTLIL::Wire
* wire(RTLIL::IdString id
) { return wires_
.count(id
) ? wires_
.at(id
) : nullptr; }
1017 RTLIL::Cell
* cell(RTLIL::IdString id
) { return cells_
.count(id
) ? cells_
.at(id
) : nullptr; }
1019 RTLIL::ObjRange
<RTLIL::Wire
*> wires() { return RTLIL::ObjRange
<RTLIL::Wire
*>(&wires_
, &refcount_wires_
); }
1020 RTLIL::ObjRange
<RTLIL::Cell
*> cells() { return RTLIL::ObjRange
<RTLIL::Cell
*>(&cells_
, &refcount_cells_
); }
1022 // Removing wires is expensive. If you have to remove wires, remove them all at once.
1023 void remove(const pool
<RTLIL::Wire
*> &wires
);
1024 void remove(RTLIL::Cell
*cell
);
1026 void rename(RTLIL::Wire
*wire
, RTLIL::IdString new_name
);
1027 void rename(RTLIL::Cell
*cell
, RTLIL::IdString new_name
);
1028 void rename(RTLIL::IdString old_name
, RTLIL::IdString new_name
);
1030 void swap_names(RTLIL::Wire
*w1
, RTLIL::Wire
*w2
);
1031 void swap_names(RTLIL::Cell
*c1
, RTLIL::Cell
*c2
);
1033 RTLIL::IdString
uniquify(RTLIL::IdString name
);
1034 RTLIL::IdString
uniquify(RTLIL::IdString name
, int &index
);
1036 RTLIL::Wire
*addWire(RTLIL::IdString name
, int width
= 1);
1037 RTLIL::Wire
*addWire(RTLIL::IdString name
, const RTLIL::Wire
*other
);
1039 RTLIL::Cell
*addCell(RTLIL::IdString name
, RTLIL::IdString type
);
1040 RTLIL::Cell
*addCell(RTLIL::IdString name
, const RTLIL::Cell
*other
);
1042 // The add* methods create a cell and return the created cell. All signals must exist in advance.
1044 RTLIL::Cell
* addNot (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1045 RTLIL::Cell
* addPos (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1046 RTLIL::Cell
* addNeg (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1048 RTLIL::Cell
* addAnd (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1049 RTLIL::Cell
* addOr (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1050 RTLIL::Cell
* addXor (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1051 RTLIL::Cell
* addXnor (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1053 RTLIL::Cell
* addReduceAnd (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1054 RTLIL::Cell
* addReduceOr (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1055 RTLIL::Cell
* addReduceXor (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1056 RTLIL::Cell
* addReduceXnor (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1057 RTLIL::Cell
* addReduceBool (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1059 RTLIL::Cell
* addShl (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1060 RTLIL::Cell
* addShr (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1061 RTLIL::Cell
* addSshl (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1062 RTLIL::Cell
* addSshr (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1063 RTLIL::Cell
* addShift (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1064 RTLIL::Cell
* addShiftx (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1066 RTLIL::Cell
* addLt (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1067 RTLIL::Cell
* addLe (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1068 RTLIL::Cell
* addEq (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1069 RTLIL::Cell
* addNe (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1070 RTLIL::Cell
* addEqx (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1071 RTLIL::Cell
* addNex (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1072 RTLIL::Cell
* addGe (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1073 RTLIL::Cell
* addGt (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1075 RTLIL::Cell
* addAdd (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1076 RTLIL::Cell
* addSub (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1077 RTLIL::Cell
* addMul (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1078 RTLIL::Cell
* addDiv (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1079 RTLIL::Cell
* addMod (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1080 RTLIL::Cell
* addPow (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool a_signed
= false, bool b_signed
= false, const std::string
&src
= "");
1082 RTLIL::Cell
* addLogicNot (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1083 RTLIL::Cell
* addLogicAnd (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1084 RTLIL::Cell
* addLogicOr (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, bool is_signed
= false, const std::string
&src
= "");
1086 RTLIL::Cell
* addMux (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_s
, RTLIL::SigSpec sig_y
, const std::string
&src
= "");
1087 RTLIL::Cell
* addPmux (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_s
, RTLIL::SigSpec sig_y
, const std::string
&src
= "");
1089 RTLIL::Cell
* addSlice (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_y
, RTLIL::Const offset
, const std::string
&src
= "");
1090 RTLIL::Cell
* addConcat (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, const std::string
&src
= "");
1091 RTLIL::Cell
* addLut (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_y
, RTLIL::Const lut
, const std::string
&src
= "");
1092 RTLIL::Cell
* addTribuf (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_en
, RTLIL::SigSpec sig_y
, const std::string
&src
= "");
1093 RTLIL::Cell
* addAssert (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_en
, const std::string
&src
= "");
1094 RTLIL::Cell
* addAssume (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_en
, const std::string
&src
= "");
1095 RTLIL::Cell
* addLive (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_en
, const std::string
&src
= "");
1096 RTLIL::Cell
* addFair (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_en
, const std::string
&src
= "");
1097 RTLIL::Cell
* addCover (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_en
, const std::string
&src
= "");
1098 RTLIL::Cell
* addEquiv (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_y
, const std::string
&src
= "");
1100 RTLIL::Cell
* addSr (RTLIL::IdString name
, RTLIL::SigSpec sig_set
, RTLIL::SigSpec sig_clr
, RTLIL::SigSpec sig_q
, bool set_polarity
= true, bool clr_polarity
= true, const std::string
&src
= "");
1101 RTLIL::Cell
* addFf (RTLIL::IdString name
, RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
, const std::string
&src
= "");
1102 RTLIL::Cell
* addDff (RTLIL::IdString name
, RTLIL::SigSpec sig_clk
, RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
, bool clk_polarity
= true, const std::string
&src
= "");
1103 RTLIL::Cell
* addDffe (RTLIL::IdString name
, RTLIL::SigSpec sig_clk
, RTLIL::SigSpec sig_en
, RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
, bool clk_polarity
= true, bool en_polarity
= true, const std::string
&src
= "");
1104 RTLIL::Cell
* addDffsr (RTLIL::IdString name
, RTLIL::SigSpec sig_clk
, RTLIL::SigSpec sig_set
, RTLIL::SigSpec sig_clr
,
1105 RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
, bool clk_polarity
= true, bool set_polarity
= true, bool clr_polarity
= true, const std::string
&src
= "");
1106 RTLIL::Cell
* addAdff (RTLIL::IdString name
, RTLIL::SigSpec sig_clk
, RTLIL::SigSpec sig_arst
, RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
,
1107 RTLIL::Const arst_value
, bool clk_polarity
= true, bool arst_polarity
= true, const std::string
&src
= "");
1108 RTLIL::Cell
* addDlatch (RTLIL::IdString name
, RTLIL::SigSpec sig_en
, RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
, bool en_polarity
= true, const std::string
&src
= "");
1109 RTLIL::Cell
* addDlatchsr (RTLIL::IdString name
, RTLIL::SigSpec sig_en
, RTLIL::SigSpec sig_set
, RTLIL::SigSpec sig_clr
,
1110 RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
, bool en_polarity
= true, bool set_polarity
= true, bool clr_polarity
= true, const std::string
&src
= "");
1112 RTLIL::Cell
* addBufGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1113 RTLIL::Cell
* addNotGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1114 RTLIL::Cell
* addAndGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1115 RTLIL::Cell
* addNandGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1116 RTLIL::Cell
* addOrGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1117 RTLIL::Cell
* addNorGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1118 RTLIL::Cell
* addXorGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1119 RTLIL::Cell
* addXnorGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1120 RTLIL::Cell
* addAndnotGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1121 RTLIL::Cell
* addOrnotGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1122 RTLIL::Cell
* addMuxGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_s
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1123 RTLIL::Cell
* addAoi3Gate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_c
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1124 RTLIL::Cell
* addOai3Gate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_c
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1125 RTLIL::Cell
* addAoi4Gate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_c
, RTLIL::SigBit sig_d
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1126 RTLIL::Cell
* addOai4Gate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_c
, RTLIL::SigBit sig_d
, RTLIL::SigBit sig_y
, const std::string
&src
= "");
1128 RTLIL::Cell
* addFfGate (RTLIL::IdString name
, RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
, const std::string
&src
= "");
1129 RTLIL::Cell
* addDffGate (RTLIL::IdString name
, RTLIL::SigSpec sig_clk
, RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
, bool clk_polarity
= true, const std::string
&src
= "");
1130 RTLIL::Cell
* addDffeGate (RTLIL::IdString name
, RTLIL::SigSpec sig_clk
, RTLIL::SigSpec sig_en
, RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
, bool clk_polarity
= true, bool en_polarity
= true, const std::string
&src
= "");
1131 RTLIL::Cell
* addDffsrGate (RTLIL::IdString name
, RTLIL::SigSpec sig_clk
, RTLIL::SigSpec sig_set
, RTLIL::SigSpec sig_clr
,
1132 RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
, bool clk_polarity
= true, bool set_polarity
= true, bool clr_polarity
= true, const std::string
&src
= "");
1133 RTLIL::Cell
* addAdffGate (RTLIL::IdString name
, RTLIL::SigSpec sig_clk
, RTLIL::SigSpec sig_arst
, RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
,
1134 bool arst_value
= false, bool clk_polarity
= true, bool arst_polarity
= true, const std::string
&src
= "");
1135 RTLIL::Cell
* addDlatchGate (RTLIL::IdString name
, RTLIL::SigSpec sig_en
, RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
, bool en_polarity
= true, const std::string
&src
= "");
1136 RTLIL::Cell
* addDlatchsrGate (RTLIL::IdString name
, RTLIL::SigSpec sig_en
, RTLIL::SigSpec sig_set
, RTLIL::SigSpec sig_clr
,
1137 RTLIL::SigSpec sig_d
, RTLIL::SigSpec sig_q
, bool en_polarity
= true, bool set_polarity
= true, bool clr_polarity
= true, const std::string
&src
= "");
1139 // The methods without the add* prefix create a cell and an output signal. They return the newly created output signal.
1141 RTLIL::SigSpec
Not (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, bool is_signed
= false, const std::string
&src
= "");
1142 RTLIL::SigSpec
Pos (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, bool is_signed
= false, const std::string
&src
= "");
1143 RTLIL::SigSpec
Bu0 (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, bool is_signed
= false, const std::string
&src
= "");
1144 RTLIL::SigSpec
Neg (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, bool is_signed
= false, const std::string
&src
= "");
1146 RTLIL::SigSpec
And (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1147 RTLIL::SigSpec
Or (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1148 RTLIL::SigSpec
Xor (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1149 RTLIL::SigSpec
Xnor (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1151 RTLIL::SigSpec
ReduceAnd (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, bool is_signed
= false, const std::string
&src
= "");
1152 RTLIL::SigSpec
ReduceOr (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, bool is_signed
= false, const std::string
&src
= "");
1153 RTLIL::SigSpec
ReduceXor (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, bool is_signed
= false, const std::string
&src
= "");
1154 RTLIL::SigSpec
ReduceXnor (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, bool is_signed
= false, const std::string
&src
= "");
1155 RTLIL::SigSpec
ReduceBool (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, bool is_signed
= false, const std::string
&src
= "");
1157 RTLIL::SigSpec
Shl (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1158 RTLIL::SigSpec
Shr (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1159 RTLIL::SigSpec
Sshl (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1160 RTLIL::SigSpec
Sshr (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1161 RTLIL::SigSpec
Shift (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1162 RTLIL::SigSpec
Shiftx (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1164 RTLIL::SigSpec
Lt (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1165 RTLIL::SigSpec
Le (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1166 RTLIL::SigSpec
Eq (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1167 RTLIL::SigSpec
Ne (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1168 RTLIL::SigSpec
Eqx (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1169 RTLIL::SigSpec
Nex (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1170 RTLIL::SigSpec
Ge (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1171 RTLIL::SigSpec
Gt (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1173 RTLIL::SigSpec
Add (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1174 RTLIL::SigSpec
Sub (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1175 RTLIL::SigSpec
Mul (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1176 RTLIL::SigSpec
Div (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1177 RTLIL::SigSpec
Mod (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1178 RTLIL::SigSpec
Pow (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool a_signed
= false, bool b_signed
= false, const std::string
&src
= "");
1180 RTLIL::SigSpec
LogicNot (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, bool is_signed
= false, const std::string
&src
= "");
1181 RTLIL::SigSpec
LogicAnd (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1182 RTLIL::SigSpec
LogicOr (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, bool is_signed
= false, const std::string
&src
= "");
1184 RTLIL::SigSpec
Mux (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_s
, const std::string
&src
= "");
1185 RTLIL::SigSpec
Pmux (RTLIL::IdString name
, RTLIL::SigSpec sig_a
, RTLIL::SigSpec sig_b
, RTLIL::SigSpec sig_s
, const std::string
&src
= "");
1187 RTLIL::SigBit
BufGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, const std::string
&src
= "");
1188 RTLIL::SigBit
NotGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, const std::string
&src
= "");
1189 RTLIL::SigBit
AndGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, const std::string
&src
= "");
1190 RTLIL::SigBit
NandGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, const std::string
&src
= "");
1191 RTLIL::SigBit
OrGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, const std::string
&src
= "");
1192 RTLIL::SigBit
NorGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, const std::string
&src
= "");
1193 RTLIL::SigBit
XorGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, const std::string
&src
= "");
1194 RTLIL::SigBit
XnorGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, const std::string
&src
= "");
1195 RTLIL::SigBit
AndnotGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, const std::string
&src
= "");
1196 RTLIL::SigBit
OrnotGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, const std::string
&src
= "");
1197 RTLIL::SigBit
MuxGate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_s
, const std::string
&src
= "");
1198 RTLIL::SigBit
Aoi3Gate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_c
, const std::string
&src
= "");
1199 RTLIL::SigBit
Oai3Gate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_c
, const std::string
&src
= "");
1200 RTLIL::SigBit
Aoi4Gate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_c
, RTLIL::SigBit sig_d
, const std::string
&src
= "");
1201 RTLIL::SigBit
Oai4Gate (RTLIL::IdString name
, RTLIL::SigBit sig_a
, RTLIL::SigBit sig_b
, RTLIL::SigBit sig_c
, RTLIL::SigBit sig_d
, const std::string
&src
= "");
1203 RTLIL::SigSpec
Anyconst (RTLIL::IdString name
, int width
= 1, const std::string
&src
= "");
1204 RTLIL::SigSpec
Anyseq (RTLIL::IdString name
, int width
= 1, const std::string
&src
= "");
1205 RTLIL::SigSpec
Allconst (RTLIL::IdString name
, int width
= 1, const std::string
&src
= "");
1206 RTLIL::SigSpec
Allseq (RTLIL::IdString name
, int width
= 1, const std::string
&src
= "");
1207 RTLIL::SigSpec
Initstate (RTLIL::IdString name
, const std::string
&src
= "");
1210 struct RTLIL::Wire
: public RTLIL::AttrObject
1212 unsigned int hashidx_
;
1213 unsigned int hash() const { return hashidx_
; }
1216 // use module->addWire() and module->remove() to create or destroy wires
1217 friend struct RTLIL::Module
;
1222 // do not simply copy wires
1223 Wire(RTLIL::Wire
&other
) = delete;
1224 void operator=(RTLIL::Wire
&other
) = delete;
1226 RTLIL::Module
*module
;
1227 RTLIL::IdString name
;
1228 int width
, start_offset
, port_id
;
1229 bool port_input
, port_output
, upto
;
1232 struct RTLIL::Memory
: public RTLIL::AttrObject
1234 unsigned int hashidx_
;
1235 unsigned int hash() const { return hashidx_
; }
1239 RTLIL::IdString name
;
1240 int width
, start_offset
, size
;
1243 struct RTLIL::Cell
: public RTLIL::AttrObject
1245 unsigned int hashidx_
;
1246 unsigned int hash() const { return hashidx_
; }
1249 // use module->addCell() and module->remove() to create or destroy cells
1250 friend struct RTLIL::Module
;
1254 // do not simply copy cells
1255 Cell(RTLIL::Cell
&other
) = delete;
1256 void operator=(RTLIL::Cell
&other
) = delete;
1258 RTLIL::Module
*module
;
1259 RTLIL::IdString name
;
1260 RTLIL::IdString type
;
1261 dict
<RTLIL::IdString
, RTLIL::SigSpec
> connections_
;
1262 dict
<RTLIL::IdString
, RTLIL::Const
> parameters
;
1264 // access cell ports
1265 bool hasPort(RTLIL::IdString portname
) const;
1266 void unsetPort(RTLIL::IdString portname
);
1267 void setPort(RTLIL::IdString portname
, RTLIL::SigSpec signal
);
1268 const RTLIL::SigSpec
&getPort(RTLIL::IdString portname
) const;
1269 const dict
<RTLIL::IdString
, RTLIL::SigSpec
> &connections() const;
1271 // information about cell ports
1273 bool input(RTLIL::IdString portname
) const;
1274 bool output(RTLIL::IdString portname
) const;
1276 // access cell parameters
1277 bool hasParam(RTLIL::IdString paramname
) const;
1278 void unsetParam(RTLIL::IdString paramname
);
1279 void setParam(RTLIL::IdString paramname
, RTLIL::Const value
);
1280 const RTLIL::Const
&getParam(RTLIL::IdString paramname
) const;
1284 void fixup_parameters(bool set_a_signed
= false, bool set_b_signed
= false);
1286 bool has_keep_attr() const {
1287 return get_bool_attribute("\\keep") || (module
&& module
->design
&& module
->design
->module(type
) &&
1288 module
->design
->module(type
)->get_bool_attribute("\\keep"));
1291 template<typename T
> void rewrite_sigspecs(T
&functor
);
1294 struct RTLIL::CaseRule
1296 std::vector
<RTLIL::SigSpec
> compare
;
1297 std::vector
<RTLIL::SigSig
> actions
;
1298 std::vector
<RTLIL::SwitchRule
*> switches
;
1305 template<typename T
> void rewrite_sigspecs(T
&functor
);
1306 RTLIL::CaseRule
*clone() const;
1309 struct RTLIL::SwitchRule
: public RTLIL::AttrObject
1311 RTLIL::SigSpec signal
;
1312 std::vector
<RTLIL::CaseRule
*> cases
;
1318 template<typename T
> void rewrite_sigspecs(T
&functor
);
1319 RTLIL::SwitchRule
*clone() const;
1322 struct RTLIL::SyncRule
1324 RTLIL::SyncType type
;
1325 RTLIL::SigSpec signal
;
1326 std::vector
<RTLIL::SigSig
> actions
;
1328 template<typename T
> void rewrite_sigspecs(T
&functor
);
1329 RTLIL::SyncRule
*clone() const;
1332 struct RTLIL::Process
: public RTLIL::AttrObject
1334 RTLIL::IdString name
;
1335 RTLIL::CaseRule root_case
;
1336 std::vector
<RTLIL::SyncRule
*> syncs
;
1340 template<typename T
> void rewrite_sigspecs(T
&functor
);
1341 RTLIL::Process
*clone() const;
1345 inline RTLIL::SigBit::SigBit() : wire(NULL
), data(RTLIL::State::S0
) { }
1346 inline RTLIL::SigBit::SigBit(RTLIL::State bit
) : wire(NULL
), data(bit
) { }
1347 inline RTLIL::SigBit::SigBit(bool bit
) : wire(NULL
), data(bit
? RTLIL::S1
: RTLIL::S0
) { }
1348 inline RTLIL::SigBit::SigBit(RTLIL::Wire
*wire
) : wire(wire
), offset(0) { log_assert(wire
&& wire
->width
== 1); }
1349 inline RTLIL::SigBit::SigBit(RTLIL::Wire
*wire
, int offset
) : wire(wire
), offset(offset
) { log_assert(wire
!= nullptr); }
1350 inline RTLIL::SigBit::SigBit(const RTLIL::SigChunk
&chunk
) : wire(chunk
.wire
) { log_assert(chunk
.width
== 1); if (wire
) offset
= chunk
.offset
; else data
= chunk
.data
[0]; }
1351 inline RTLIL::SigBit::SigBit(const RTLIL::SigChunk
&chunk
, int index
) : wire(chunk
.wire
) { if (wire
) offset
= chunk
.offset
+ index
; else data
= chunk
.data
[index
]; }
1353 inline bool RTLIL::SigBit::operator<(const RTLIL::SigBit
&other
) const {
1354 if (wire
== other
.wire
)
1355 return wire
? (offset
< other
.offset
) : (data
< other
.data
);
1356 if (wire
!= nullptr && other
.wire
!= nullptr)
1357 return wire
->name
< other
.wire
->name
;
1358 return (wire
!= nullptr) < (other
.wire
!= nullptr);
1361 inline bool RTLIL::SigBit::operator==(const RTLIL::SigBit
&other
) const {
1362 return (wire
== other
.wire
) && (wire
? (offset
== other
.offset
) : (data
== other
.data
));
1365 inline bool RTLIL::SigBit::operator!=(const RTLIL::SigBit
&other
) const {
1366 return (wire
!= other
.wire
) || (wire
? (offset
!= other
.offset
) : (data
!= other
.data
));
1369 inline unsigned int RTLIL::SigBit::hash() const {
1371 return mkhash_add(wire
->name
.hash(), offset
);
1375 inline RTLIL::SigBit
&RTLIL::SigSpecIterator::operator*() const {
1376 return (*sig_p
)[index
];
1379 inline const RTLIL::SigBit
&RTLIL::SigSpecConstIterator::operator*() const {
1380 return (*sig_p
)[index
];
1383 inline RTLIL::SigBit::SigBit(const RTLIL::SigSpec
&sig
) {
1384 log_assert(sig
.size() == 1 && sig
.chunks().size() == 1);
1385 *this = SigBit(sig
.chunks().front());
1388 template<typename T
>
1389 void RTLIL::Module::rewrite_sigspecs(T
&functor
)
1391 for (auto &it
: cells_
)
1392 it
.second
->rewrite_sigspecs(functor
);
1393 for (auto &it
: processes
)
1394 it
.second
->rewrite_sigspecs(functor
);
1395 for (auto &it
: connections_
) {
1401 template<typename T
>
1402 void RTLIL::Cell::rewrite_sigspecs(T
&functor
) {
1403 for (auto &it
: connections_
)
1407 template<typename T
>
1408 void RTLIL::CaseRule::rewrite_sigspecs(T
&functor
) {
1409 for (auto &it
: compare
)
1411 for (auto &it
: actions
) {
1415 for (auto it
: switches
)
1416 it
->rewrite_sigspecs(functor
);
1419 template<typename T
>
1420 void RTLIL::SwitchRule::rewrite_sigspecs(T
&functor
)
1423 for (auto it
: cases
)
1424 it
->rewrite_sigspecs(functor
);
1427 template<typename T
>
1428 void RTLIL::SyncRule::rewrite_sigspecs(T
&functor
)
1431 for (auto &it
: actions
) {
1437 template<typename T
>
1438 void RTLIL::Process::rewrite_sigspecs(T
&functor
)
1440 root_case
.rewrite_sigspecs(functor
);
1441 for (auto it
: syncs
)
1442 it
->rewrite_sigspecs(functor
);