techlibs/nexus/lutrams_map.v

   1 module \$__NEXUS_DPR16X4 (CLK1, A1ADDR, A1DATA, B1ADDR, B1DATA, B1EN);
   2         parameter [63:0] INIT = 64'b0;
   3         parameter CLKPOL2 = 1;
   4         input CLK1;
   5
   6         input [3:0] A1ADDR;
   7         output [3:0] A1DATA;
   8
   9         input [3:0] B1ADDR;
  10         input [3:0] B1DATA;
  11         input B1EN;
  12
  13
  14         wire wck;
  15
  16         generate
  17                 if (CLKPOL2)
  18                         assign wck = CLK1;
  19                 else
  20                         INV wck_inv_i (.A(CLK1), .Z(wck));
  21         endgenerate
  22
  23         DPR16X4 #(
  24                 .INITVAL($sformatf("0x%08x", INIT))
  25         ) _TECHMAP_REPLACE_ (
  26                 .RAD(A1ADDR),
  27                 .DO(A1DATA),
  28
  29                 .WAD(B1ADDR),
  30                 .DI(B1DATA),
  31                 .WCK(CLK1),
  32                 .WRE(B1EN)
  33         );
  34 endmodule