2 // test taken from systemcaes from iwls2005
4 module subbytes_00(clk, reset, start_i, decrypt_i, data_i, ready_o, data_o, sbox_data_o, sbox_data_i, sbox_decrypt_o);
13 output [7:0] sbox_data_o;
14 input [7:0] sbox_data_i;
15 output sbox_decrypt_o;
19 reg [7:0] sbox_data_o;
25 reg [31:0] next_data_reg;
28 always @(posedge clk or negedge reset)
35 data_reg = next_data_reg;
37 ready_o = next_ready_o;
41 reg [31:0] data_i_var, data_reg_128;
42 reg [7:0] data_array [3:0];
43 reg [7:0] data_reg_var [3:0];
45 always @(decrypt_i or start_i or state or data_i or sbox_data_i or data_reg)
49 data_array[0] = data_i_var[ 31: 24];
50 data_array[1] = data_i_var[ 23: 16];
51 data_array[2] = data_i_var[ 15: 8];
52 data_array[3] = data_i_var[ 7: 0];
54 data_reg_var[0] = data_reg[ 31: 24];
55 data_reg_var[1] = data_reg[ 23: 16];
56 data_reg_var[2] = data_reg[ 15: 8];
57 data_reg_var[3] = data_reg[ 7: 0];
59 sbox_decrypt_o = decrypt_i;
60 sbox_data_o = data_array[state];
62 next_data_reg = data_reg;
72 data_reg_var[state] = sbox_data_i;
73 data_reg_128[ 31: 24] = data_reg_var[0];
74 data_reg_128[ 23: 16] = data_reg_var[1];
75 data_reg_128[ 15: 8] = data_reg_var[2];
76 data_reg_128[ 7: 0] = data_reg_var[3];
77 next_data_reg = data_reg_128;
78 next_state = state + 1;