1 # https://github.com/YosysHQ/yosys/issues/1381
3 module sub(input i, output o, (* techmap_autopurge *) input j);
11 module sub(input i, output o, input j);
15 module foobar(input i, output o, input j);
18 module top(input i, output o);
27 # https://github.com/YosysHQ/yosys/issues/1391
30 module sub(input i, output o, (* techmap_autopurge *) input [1:0] j);
38 module sub(input i, output o, input j);
42 module foobar(input i, output o, input j);
45 module top(input i, output o);
54 read_verilog -overwrite <<EOT
55 module top(input i, output o);