bug 1244: add pospopcount cookbook link
[libreriscv.git] / conferences / ics2022.mdwn
index 9793a3409cb4687ea44d30add78bd03cb05e5eda..570c63d4d3249a28e48666d03649c4aceea6275b 100644 (file)
@@ -2,7 +2,9 @@
 
 27 June 2022
 
+* <https://ics2022.github.io/>
 * <https://meep-project.eu/form/workshop-on-risc-v-and-openpower>
+* <https://meep-project.eu/events/3rd-workshop-risc-v-and-openpower-hpc>
 * <https://libre-soc.org/openpower/sv/SimpleV_rationale/>
 
 # Luke Leighton bio
@@ -25,9 +27,11 @@ and conditional Graph walking, making full use of OpenCAPI's potential.
 Snitch also led the way, bringing back Auto-increment Load/Store from
 the CISC era, but hidden behind Tagged Registers connected to
 Coherent FIFOs leading indirectly to main Memory.  Where both Snitch
-and Extra-V used limited variants of Deterministic Loops as proof-of-concept
-of the overall , ZOLC is
-a much more extensive and well-defined
+and Extra-V used limited variants of Deterministic Loops as
+proof-of-concept to support their overall research, with only rudimentary
+processing capability,
+ZOLC is a much more deeply extensive and well-defined Deterministic Loop
+Control system that can fit directly on top of a standard ISA.
 
 SVP64 takes the Zero-Overhead Loop concept firmly into Supercomputing
 Vector Processing territory, currently limited to the register file.
@@ -35,7 +39,8 @@ This talk explores the potential of combining Snitch and Extra-V's
 pioneering techniques, combining SVP64 and ZOLC, and leveraging OpenCAPI,
 on top of the OpenPOWER ISA, to create High-performance Coherent
 Distributed Computing with the potential to run large-scale Parallel
-Compute tasks at 100% sustained throughput, using assembly intrinsics at
+Compute tasks at 100% sustained throughput whilst also bringing the potential
+of Snitch's 85% power-consumption-reduction to bear, using assembly intrinsics at
 in a normal everyday ubiquitous Software environment: no specialist
 parallel programming languages or special compilers needed.