kernel: TimingInfo to clamp -ve setup/edge-sensitive delays to zero
[yosys.git] / manual / presentation.tex
index ac3c73a71377135f272b7a6ec32b117ec3fa9f0b..63b963bbdd5a4f03fd6c5f106dafd41b6832294c 100644 (file)
@@ -1,4 +1,5 @@
 \documentclass{beamer}
+\hypersetup{bookmarksdepth=5}
 
 \usepackage[T1]{fontenc}   % required for luximono!
 \usepackage{lmodern}
@@ -17,7 +18,7 @@
 % (i.e. run "sudo su" and then execute the commands in the root
 % shell, don't just prefix the commands with "sudo").
 
-% formats the text accourding the set language
+% formats the text according the set language
 \usepackage[english]{babel}
 \usepackage{amsmath}
 \usepackage{multirow}
@@ -25,6 +26,7 @@
 \usepackage{listings}
 \usepackage{setspace}
 \usepackage{skull}
+\usepackage{units}
 
 \usepackage{tikz}
 \usetikzlibrary{calc}
        morestring=[b]",
 }
 
+\lstdefinelanguage{ys}{
+       morecomment=[l]{\#},
+}
+
+\lstset{
+       commentstyle=\color{YosysGreen},
+}
+
 \newenvironment{boxalertenv}{\begin{altenv}%
 {\usebeamertemplate{alerted text begin}\usebeamercolor[fg]{alerted text}\usebeamerfont{alerted text}\setlength{\fboxsep}{1pt}\colorbox{bg}}
 {\usebeamertemplate{alerted text end}}{\color{.}}{}}{\end{altenv}}
 \begin{boxalertenv}#2{#1}\end{boxalertenv}%
 }}
 
+\newcommand{\subsectionpagesuffix}{
+\vfill\begin{centering}
+{\usebeamerfont{subsection name}\usebeamercolor[fg]{subsection name}of \sectionname~\insertsectionnumber}
+\vskip1em\par
+\setbeamercolor{graybox}{bg=gray}
+\begin{beamercolorbox}[sep=8pt,center]{graybox}
+\usebeamerfont{subsection title}\insertsection\par
+\end{beamercolorbox}
+\end{centering}}
+
 \title{Yosys Open SYnthesis Suite}
 \author{Clifford Wolf}
-\institute{http://www.clifford.at/}
+\institute{http://www.clifford.at/yosys/}
 
 \usetheme{Madrid}
 \usecolortheme{seagull}
 \titlepage
 \end{frame}
 
-\setcounter{section}{-1}
-\section{Outline}
+\setcounter{section}{-3}
+
+\section{Abstract}
+\begin{frame}{Abstract}
+Yosys is the first full-featured open source software for Verilog HDL
+synthesis. It supports most of Verilog-2005 and is well tested with
+real-world designs from the ASIC and FPGA world.
+
+\bigskip
+Learn how to use Yosys to create your own custom synthesis flows and
+discover why open source HDL synthesis is important for researchers,
+hobbyists, educators and engineers alike.
 
+\bigskip
+This presentation covers basic concepts of Yosys, writing synthesis scripts
+for a wide range of applications, creating Yosys scripts for various
+non-synthesis applications (such as formal equivalence checking) and
+writing extensions to Yosys using the C++ API.
+\end{frame}
+
+\section{About me}
+\begin{frame}{About me}
+Hi! I'm Clifford Wolf.
+
+\bigskip
+I like writing open source software. For example:
+\begin{itemize}
+\item Yosys
+\item OpenSCAD (now maintained by Marius Kintel)
+\item SPL (a not very popular scripting language)
+\item EmbedVM (a very simple compiler+vm for 8 bit micros)
+\item Lib(X)SVF (a library to play SVF/XSVF files over JTAG)
+\item ROCK Linux (discontinued since 2010)
+\end{itemize}
+\end{frame}
+
+\section{Outline}
 \begin{frame}{Outline}
 Yosys is an Open Source Verilog synthesis tool, and more.
 
@@ -92,13 +146,17 @@ Yosys is an Open Source Verilog synthesis tool, and more.
 Outline of this presentation:
 \begin{itemize}
 \item Introduction to the field and Yosys
-\item Yosys usage examples (synthesis)
-\item Yosys usage examples (advanced synthesis)
-\item Yosys usage examples (beyond synthesis)
-\item Programming Yosys extensions
+\item Yosys by example: synthesis
+\item Yosys by example: advanced synthesis
+\item Yosys by example: beyond synthesis
+\item Writing Yosys extensions in C++
 \end{itemize}
 \end{frame}
 
 \include{PRESENTATION_Intro}
+\include{PRESENTATION_ExSyn}
+\include{PRESENTATION_ExAdv}
+\include{PRESENTATION_ExOth}
+\include{PRESENTATION_Prog}
 
 \end{document}