bug 1034: update spec page on bin/tern lut2/lut3
[libreriscv.git] / openpower / simple_v_spec.tex
index 102a2b54bf934721d8c6cd39a86535a51d179d1f..bf2c9c1de91e15d26d6ccb28b32b055aaa7e92d9 100644 (file)
 \newcommand{\ErrorTok}[1]{\textcolor[rgb]{1.00,0.00,0.00}{\textbf{#1}}}
 \newcommand{\NormalTok}[1]{#1}
 
+% these come from:
+% https://gist.github.com/bgeron/72ebbacf5930537022079d9953f15713
+\usepackage{newunicodechar}
+\newcommand\DeclareUnicodeInv[2]{\DeclareUnicodeCharacter{#2}{#1}}
+
+\DeclareUnicodeCharacter{03A0}{\ensuremath{\Pi}}
+\DeclareUnicodeCharacter{2208}{\ensuremath{\in}}
+\DeclareUnicodeCharacter{03C0}{\ensuremath{\pi}}
+\DeclareUnicodeCharacter{221A}{$\sqrt{}$}
+\DeclareUnicodeCharacter{221B}{$\sqrt[3]{}$}
+\DeclareUnicodeInv{\ensuremath{\mathbb{Z}}}{2124}
+
 % indent all verbatim
 \catcode`\@=11
 \let \saveverbatime \@xverbatim
@@ -280,6 +292,9 @@ For questions, comments, and clarification, please contact the following:
 
 As explained in the Simple-V introduction
 these are all intentionally and specifically Scalar instructions.
+Each section is free-standing, has no connection, dependence or
+relationship to any other section, including no direct critical dependence
+either way on Simple-V.
 They have with almost no exceptions been specifically crafted to
 have a justification for their inclusion in the Power ISA as Scalar
 instructions purely on their own merit.
@@ -287,7 +302,7 @@ instructions purely on their own merit.
 \begin{itemize}
        \item The biginteger multiply-and-add instruction is similar
        to Intel's mulx in that it produces a pair of results.
-       \item Javascript(tm) rounding is present in ARM as fjcvtzs
+       \item JavaScript(tm) rounding is present in ARM as fjcvtzs
        and would save an astounding 35 instructions with 5 branches.
        \item Whilst there exist CR bit manipulation and copying
        instructions there are no CR Field manipulation instructions,
@@ -320,7 +335,7 @@ base. We deeply respect IBM's curator role of the Power ISA of the past 25
 years as much as we appreciate their courage in transferring that role
 to the OpenPOWER Foundation ISA Working Group.
 
-\chapter{SV Vector ops}\hypertarget{svux2fvector_ops}{}
+\chapter{SV Vector-assist Scalar ops}\hypertarget{svux2fvector_ops}{}
 \input{tex_out/vector_ops.tex}
 \chapter{CR Weird ops}\hypertarget{svux2fcr_int_predication}{}
 \hypertarget{cr_int_predication}{}
@@ -338,8 +353,8 @@ to the OpenPOWER Foundation ISA Working Group.
 \input{tex_out/big_integer.tex}
 \chapter{Transcendentals}\hypertarget{transcendentals}{}
 \input{tex_out/transcendentals.tex}
-\chapter{Acquire/Release Atomic Memory}\hypertarget{atomics}{}
-\input{tex_out/atomics.tex}
+%\chapter{Acquire/Release Atomic Memory}\hypertarget{atomics}{}
+%\input{tex_out/atomics.tex}
 
 \begin{appendices}
 \chapter{Big Integer Analysis}\hypertarget{svux2fbigintegerux2fanalysis}{}