i965: Fix incorrect maximum PS thread count shift on Ivybridge.
authorKenneth Graunke <kenneth@whitecape.org>
Sat, 24 Sep 2011 06:32:56 +0000 (23:32 -0700)
committerKenneth Graunke <kenneth@whitecape.org>
Mon, 26 Sep 2011 18:48:27 +0000 (11:48 -0700)
commit01dda0758e31ec62145488d9880a991674521054
tree3b287b1f4c3c7a3e5f3c8e63f4a83c40cc9fa7fa
parent44afac04eaac08eb49938001a65363bef6bd3d3b
i965: Fix incorrect maximum PS thread count shift on Ivybridge.

At one point, the documentation said that max thread count in 3DSTATE_PS
was at bit offset 23, but it's actually 24 on Ivybridge.  Not only did
this halve our thread count, it caused us to write 1 into a bit 23, which
is marked as MBZ (must be zero).  Furthermore, it made us write an even
number into this field, which is apparently not allowed.  Apparently we
were just lucky it worked.

NOTE: This is a candidate for the 7.11 branch.

Signed-off-by: Kenneth Graunke <kenneth@whitecape.org>
Reviewed-by: Eric Anholt <eric@anholt.net>
src/mesa/drivers/dri/i965/brw_defines.h