Move Dcache port creation from LSQUnit to LSQ in order to support Ron's recent change...
authorKevin Lim <ktlim@umich.edu>
Thu, 13 Jul 2006 17:12:51 +0000 (13:12 -0400)
committerKevin Lim <ktlim@umich.edu>
Thu, 13 Jul 2006 17:12:51 +0000 (13:12 -0400)
commit1e4acb8e017ce81694c514af21ad817e9b1a078e
tree96b4c235c7f18309cc5af2e415ff57c41258aa06
parent2af213022ce6d58eee2809f300d7450e89a4bce9
Move Dcache port creation from LSQUnit to LSQ in order to support Ron's recent changes, and using the O3CPU in SMT mode.

src/cpu/o3/lsq.hh:
    Update to have LSQ work with only one dcache port for all LSQ Units.  LSQ has the dcache port, and the LSQ Units must tell the LSQ if the cache has become blocked.
src/cpu/o3/lsq_impl.hh:
    Updates to have the LSQ work with only one dcache port for all LSQUnits.
src/cpu/o3/lsq_unit.hh:
src/cpu/o3/lsq_unit_impl.hh:
    Update for LSQ to create dcache port instead of LSQUnits.  Now LSQUnits are given the dcache port from the LSQ, and also must check the LSQ if the cache is blocked prior to accessing the cache.

--HG--
extra : convert_revision : 2708adbf323f4e7647dc0c1e31ef5bb4596b89f8
src/cpu/o3/lsq.hh
src/cpu/o3/lsq_impl.hh
src/cpu/o3/lsq_unit.hh
src/cpu/o3/lsq_unit_impl.hh