Fix bugs in aarch64-ravenscar-thread.c
authorTom Tromey <tromey@adacore.com>
Tue, 3 May 2022 17:23:47 +0000 (11:23 -0600)
committerTom Tromey <tromey@adacore.com>
Tue, 14 Jun 2022 15:08:29 +0000 (09:08 -0600)
commit2808125fbb5f9c55f52e863283b7f1c5f0ef1a65
tree4074fd934a330a0310876a3fe3ae9aaff81239d0
parentedb6b77c755545afb969fcebfa900b07a4b93c94
Fix bugs in aarch64-ravenscar-thread.c

We found a few bugs in aarch64-ravenscar-thread.c.

First, some of the register offsets were incorrect.  The "bb-runtimes"
file for this runtime had the wrong offsets in comments, which GDB
took to be correct.  However, those comments didn't account for
alignment.  This patch adjusts the offsets.

Next, the "FPU Saved field" is not a register -- it is an
implementation detail of the runtime.  This is removed.

Finally, I think the FP registers are actually named V0-V31, and the
"Q" names are pseudo-registers.  This patch fixes the comment.
gdb/aarch64-ravenscar-thread.c