mem: Add an internal packet queue in SimpleMemory
authorAndreas Hansson <andreas.hansson@arm.com>
Mon, 19 Aug 2013 07:52:25 +0000 (03:52 -0400)
committerAndreas Hansson <andreas.hansson@arm.com>
Mon, 19 Aug 2013 07:52:25 +0000 (03:52 -0400)
commit2a675aecb904143327befde70704d87c85fe7ea5
tree7d08e554bcbf6959316a7174e46a755009026894
parent9b2effd9e2d30c5e2a72bfe78214cd88689d89d9
mem: Add an internal packet queue in SimpleMemory

This patch adds a packet queue in SimpleMemory to avoid using the
packet queue in the port (and thus have no involvement in the flow
control). The port queue was bound to 100 packets, and as the
SimpleMemory is modelling both a controller and an actual RAM, it
potentially has a large number of packets in flight. There is
currently no limit on the number of packets in the memory controller,
but this could easily be added in a follow-on patch.

As a result of the added internal storage, the functional access and
draining is updated. Some minor cleaning up and renaming has also been
done.

The memtest regression changes as a result of this patch and the stats
will be updated.
src/mem/SimpleMemory.py
src/mem/simple_mem.cc
src/mem/simple_mem.hh