IBM Z: Fix *vec_tf_to_v1tf constraints
authorIlya Leoshkevich <iii@linux.ibm.com>
Wed, 2 Sep 2020 16:00:35 +0000 (18:00 +0200)
committerIlya Leoshkevich <iii@linux.ibm.com>
Wed, 16 Sep 2020 12:16:34 +0000 (14:16 +0200)
commit2cab2431d519b8ce951829624c882dd24485bde8
tree18b7c7a43b77e73079d71e8048eb4209e0f90e83
parentd66f83c25b1e37b5b6d60a368366269ff7c5260b
IBM Z: Fix *vec_tf_to_v1tf constraints

Certain alternatives of *vec_tf_to_v1tf use "v" constraint for its
TFmode source operand.  Therefore it is assigned to VEC_REGS class,
and when it is reloaded using *movtf_64, whose relevant alternatives
need FP_REGS, LRA loops and ICE happens.  The reason is that register
class mismatch causes LRA to emit another reload, which triggers this
issue again.

Fix by using "f" constraint, which is more appropriate for FP register
pairs anyway.

gcc/ChangeLog:

2020-09-02  Ilya Leoshkevich  <iii@linux.ibm.com>

* config/s390/vector.md(*vec_tf_to_v1tf): Use "f" instead of "v"
  for the source operand.
gcc/config/s390/vector.md