Make changes so that coherence works on a timing bus for the top-level of caches.
authorRon Dreslinski <rdreslin@umich.edu>
Fri, 12 Nov 2004 19:40:07 +0000 (14:40 -0500)
committerRon Dreslinski <rdreslin@umich.edu>
Fri, 12 Nov 2004 19:40:07 +0000 (14:40 -0500)
commit501db90f2ce7c083294e7981d6ef78b1420d671a
treed817a12fc7a56902ea07637433b0c6e416a1d164
parente2de2ea192b23b32b5ca7578cc9b6660ef3e0404
Make changes so that coherence works on a timing bus for the top-level of caches.
This added a snoopResponse callback to the caches, and a NACK to requests.

cpu/memtest/memtest.cc:
    Modified to work with do_events:
    No multiple requests to the same block outstanding at the same time from the same tester
    Using false sharing, each tester does only 1 byte access using it's id as the blk offset
    Allow for cycles before signaling deadlock, with do events it can take time to complete (NACK/blocked bus)
cpu/memtest/memtest.hh:
    Updated to keep an id with each tester (used for address generation)
    Updated to keep a list of outstanding address to prevent multiple outstanding per tester
    //Should really look into doing store forwarding within the tester, then we can test more functionality

--HG--
extra : convert_revision : 05fbcf547e4ffab9d220aeb73126ed787ca82239
cpu/memtest/memtest.cc
cpu/memtest/memtest.hh