core: Use a busy signal rather than a stall
authorPaul Mackerras <paulus@ozlabs.org>
Thu, 4 Jun 2020 10:58:32 +0000 (20:58 +1000)
committerPaul Mackerras <paulus@ozlabs.org>
Sat, 13 Jun 2020 10:10:07 +0000 (20:10 +1000)
commit6701e7346b598f97100f609956a4b9df282af6f7
tree419fdaa7827c03b999b8436daaa7dffea5b8f9f3
parent62b24a8dae3aa3597f863de1cd8f0a9f0ec2cb6b
core: Use a busy signal rather than a stall

This changes the instruction dependency tracking so that we can
generate a "busy" signal from execute1 and loadstore1 which comes
along one cycle later than the current "stall" signal.  This will
enable us to signal busy cycles only when we need to from loadstore1.

The "busy" signal from execute1/loadstore1 indicates "I didn't take
the thing you gave me on this cycle", as distinct from the previous
stall signal which meant "I took that but don't give me anything
next cycle".  That means that decode2 proactively gives execute1
a new instruction as soon as it has taken the previous one (assuming
there is a valid instruction available from decode1), and that then
sits in decode2's output until execute1 can take it.  So instructions
are issued by decode2 somewhat earlier than they used to be.

Decode2 now only signals a stall upstream when its output buffer is
full, meaning that we can fill up bubbles in the upstream pipe while a
long instruction is executing.  This gives a small boost in
performance.

This also adds dependency tracking for rA updates by update-form
load/store instructions.

The GPR and CR hazard detection machinery now has one extra stage,
which may not be strictly necessary.  Some of the code now really
only applies to PIPELINE_DEPTH=1.

Signed-off-by: Paul Mackerras <paulus@ozlabs.org>
common.vhdl
control.vhdl
core.vhdl
cr_hazard.vhdl
decode2.vhdl
execute1.vhdl
gpr_hazard.vhdl
loadstore1.vhdl
writeback.vhdl