i965: Handle F16TO32/F32TO16 with dword src/dst consistently on both back-ends.
authorFrancisco Jerez <currojerez@riseup.net>
Wed, 4 Feb 2015 16:24:47 +0000 (18:24 +0200)
committerFrancisco Jerez <currojerez@riseup.net>
Thu, 19 Feb 2015 12:06:42 +0000 (14:06 +0200)
commit6c07279e5ad67d925b99ff9e0345dcaeffc37283
tree3192f2d4831485e694ae9cbb9ee05b8974573a77
parent437d401e6398eebc2ecd061650d16d1ad2d947f1
i965: Handle F16TO32/F32TO16 with dword src/dst consistently on both back-ends.

Due to the way it's implemented in hardware, the F16TO32/F32TO16
instructions require the source/destination register to be of some
16-bit type in Align1 mode, while they require it to be some 32-bit
type in Align16 mode (and as an undocumented feature the high 16 bits
of the destination register are zeroed out in the case of the F32TO16
instruction on Gen7).  Make their behaviour consistent so you can
specify a 32 bit register type as source or destination and get
predictable results in the most significant bits no matter what access
mode is being used.

Reviewed-by: Matt Turner <mattst88@gmail.com>
src/mesa/drivers/dri/i965/brw_eu_emit.c