i965/gen7: Use WE_all mode when enabling channel masks for URB write.
authorPaul Berry <stereotype441@gmail.com>
Sat, 23 Mar 2013 15:23:03 +0000 (08:23 -0700)
committerPaul Berry <stereotype441@gmail.com>
Sun, 24 Mar 2013 17:55:27 +0000 (10:55 -0700)
commit76ba30800d08149386c0bc6a6c5efc50590d3048
treeb34fe11c3ff4507045e9059aa1ced5d0e953c555
parent8371c68a4b4c12f4dd75f82b8b29a624705910a5
i965/gen7: Use WE_all mode when enabling channel masks for URB write.

Gen7 adds mask bits to the message header for a URB write which allow
the write to apply only to certain channels.  We don't use this
functionality, so to ensure that the entire write always occurs, we
emit an OR instruction to set the mask bits.

With the advent of geometry shaders, URB writes won't just happen at
the end of a thread; they will happen in mid-thread too.  Thus, we can
no longer rely on channel 0 being enabled, so we need to emit the OR
instruction in WE_all mode to ensure that it is executed.

Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>
src/mesa/drivers/dri/i965/brw_eu_emit.c