mem: Enforce strict use of busFirst- and busLastWordTime
authorAndreas Hansson <andreas.hansson@arm.com>
Tue, 19 Feb 2013 10:56:06 +0000 (05:56 -0500)
committerAndreas Hansson <andreas.hansson@arm.com>
Tue, 19 Feb 2013 10:56:06 +0000 (05:56 -0500)
commit860155a5fc48f983e9af40c19bf8db8250709c26
tree18c5c3ccb573182ba8444fae02c2c84f2bb4a3c5
parent40d0e6c899d5da400c9647496532a8fb1ef64b7b
mem: Enforce strict use of busFirst- and busLastWordTime

This patch adds a check to ensure that the delay incurred by
the bus is not simply disregarded, but accounted for by someone. At
this point, all the modules do is to zero it out, and no additional
time is spent. This highlights where the bus timing is simply dropped
instead of being paid for.

As a follow up, the locations identified in this patch should add this
additional time to the packets in one way or another. For now it
simply acts as a sanity check and highlights where the delay is simply
ignored.

Since no time is added, all regressions remain the same.
src/dev/io_device.cc
src/dev/pcidev.cc
src/dev/x86/intdev.hh
src/mem/bridge.cc
src/mem/bus.cc
src/mem/cache/cache_impl.hh
src/mem/coherent_bus.cc
src/mem/noncoherent_bus.cc
src/mem/simple_dram.cc
src/mem/simple_mem.cc