cache the sv redirected register values on each loop
authorLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Wed, 26 Sep 2018 15:21:19 +0000 (16:21 +0100)
committerLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Wed, 26 Sep 2018 15:21:19 +0000 (16:21 +0100)
commit8b428f45aa8aae8c24a077c31bf9e781d6fd0ab0
treed754592952d8ccdacf15eb13aae171b408e5f4c1
parente2fd8dfd141a596242c7c71311c2daebae29d9cb
cache the sv redirected register values on each loop

if an emulated opcode ever calls insn.rd() or rs1-3 more than once
sv_inst_t::remap would accidentally increment the loop offset before
it was time to do so.

therefore put in a cacheing system and clear it only at the end
of each loop
riscv/insn_template_sv.cc
riscv/sv_decode.h