i965: enable up to 32 inputs for geometry shaders in gen8+
authorIago Toral Quiroga <itoral@igalia.com>
Wed, 27 Sep 2017 11:05:39 +0000 (13:05 +0200)
committerIago Toral Quiroga <itoral@igalia.com>
Thu, 28 Sep 2017 10:36:32 +0000 (12:36 +0200)
commit8e627af59d5bd4162911ec9bd3ca7310daf58044
treecccc6b573fdb03eaf33fb563f9cf716236669f1f
parent913bfd42a311d70fba129e7a5b7d6d1cc89954be
i965: enable up to 32 inputs for geometry shaders in gen8+

We have been exposing only 16 since 1e3e72e3054de with arguments
based on register pressure and the number of available GRFs, however,
our scalar backend will always limit the number of push registers
for GS threads to 24 and fallback to pull model for anything else,
so there is really no reason to lower the number under those arguments.

By bumping this up to 32 we make it the same as all the other stages,
which is a nice feature to have that can help applications in some
cases (I recently fixed a bug in CTS that assumed that the number
of input locations in a stage matches the number of output locations
in the previous stage for example).

Pre-gen8, we use the vector backend and push model, so in that case
the arguments in 1e3e72e3054de are still valid.

v2: check if we have scalar GS instead of the hw gen to enable this (Ken).

Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>
src/mesa/drivers/dri/i965/brw_context.c