FPU: Add stage-2 stall ability to FPU
authorPaul Mackerras <paulus@ozlabs.org>
Sat, 2 Jul 2022 04:17:18 +0000 (14:17 +1000)
committerPaul Mackerras <paulus@ozlabs.org>
Fri, 22 Jul 2022 12:19:39 +0000 (22:19 +1000)
commit9a8a8e50f8e886a90315091fe8d9e584c8429493
treedc0f89609007dd277472cad557dfc6ef63a60ede
parentef122868d55d4681c4823ea9705179a60fc04da6
FPU: Add stage-2 stall ability to FPU

This makes the FPU able to stall other units at execute stage 2 and be
stalled by other units (specifically the LSU).

This means that the completion and writeback for an instruction can
now end up being deferred until the second cycle of a following
instruction, i.e. the cycle when the state machine has gone through
IDLE state into one of the DO_* states, which means we need to latch
the destination FPR number, CR mask, etc. from the previous
instruction so that we present the correct information to writeback.

The advantage of this is that we can get rid of the in_progress signal
from the LSU.

Signed-off-by: Paul Mackerras <paulus@ozlabs.org>
common.vhdl
core.vhdl
execute1.vhdl
fpu.vhdl
loadstore1.vhdl