Port: Align port names in C++ and Python
authorAndreas Hansson <andreas.hansson@arm.com>
Mon, 9 Jul 2012 16:35:39 +0000 (12:35 -0400)
committerAndreas Hansson <andreas.hansson@arm.com>
Mon, 9 Jul 2012 16:35:39 +0000 (12:35 -0400)
commitb265d9925c123f0df50db98cf56dab6a3596b54b
tree2b115ce862733a499c453352db3a6ae5b9f93cd6
parent1c2ee987f37f4aac16cd0ff3e3ceeff949066a94
Port: Align port names in C++ and Python

This patch is a first step to align the port names used in the Python
world and the C++ world. Ultimately it serves to make the use of
config.json together with output from the simulation easier, including
post-processing of statistics.

Most notably, the CPU, cache, and bus is addressed in this patch, and
there might be other ports that should be updated accordingly. The
dash name separator has also been replaced with a "." which is what is
used to concatenate the names in python, and a separation is made
between the master and slave port in the bus.
src/cpu/inorder/cpu.cc
src/cpu/inorder/cpu.hh
src/cpu/o3/cpu.hh
src/cpu/simple/atomic.cc
src/cpu/simple/timing.hh
src/dev/dma_device.cc
src/dev/io_device.cc
src/mem/bridge.cc
src/mem/cache/cache_impl.hh
src/mem/coherent_bus.cc
src/mem/noncoherent_bus.cc