mem: Schedule time for DRAM event taking tRAS into account
authorAni Udipi <ani.udipi@arm.com>
Fri, 1 Nov 2013 15:56:17 +0000 (11:56 -0400)
committerAni Udipi <ani.udipi@arm.com>
Fri, 1 Nov 2013 15:56:17 +0000 (11:56 -0400)
commitbe62a142cf0513bfa69f4837565889dcb447fae0
tree90e63c989d8db5a18be46ca426918fd0696154e0
parentd4cf009b95d34b75408363bc085c2e9e9de458d9
mem: Schedule time for DRAM event taking tRAS into account

This patch changes the time the controller is woken up to take the
next scheduling decisions. tRAS is now handled in estimateLatency and
doDRAMAccess and we do not need to worry about it at scheduling
time. The earliest we need to wake up is to do a pre-charge, row
access and column access before the bus becomes free for use.
src/mem/simple_dram.cc