[RFA] Fix for mcore simulator
authorJeff Law <jlaw@ventanamicro.com>
Wed, 11 Oct 2023 22:30:05 +0000 (16:30 -0600)
committerJeff Law <jlaw@ventanamicro.com>
Wed, 11 Oct 2023 22:31:11 +0000 (16:31 -0600)
commitc524b5f2f665d0bcdc0e98212d10e968c57762df
tree340dab92b44d12750172c87ae47be6e753ee11f9
parentf6ca448ab70c52e923b7010aecdf7be9c0d4d4fc
[RFA] Fix for mcore simulator

I was looking for cases where a GCC patch under evaluation would cause test
results to change.  Quite surprisingly the mcore-elf port showed test
differences.   After a fair amount of digging my conclusion was the sequences
before/after the patch should have been semantically the same.

Of course if the code is supposed to behave the same, then that points to
problems elsewhere (assembler, linker, simulator).  Sure enough the mcore
simulator was mis-handling the sign extension instructions.  The simulator
implementation of sextb is via paired shift-by-24 operations. Similarly the
simulator implements sexth via paired shift-by-16 operations.

The temporary holding the value was declared as a "long" thus this approach
worked fine for hosts with a 32 bit wide long and failed miserably for hosts
with a 64 bit wide long.

This patch makes the shift count automatically adjust based on the size of the
temporary.  It includes a simple test for sextb and sexth.  I have _not_ done a
full audit of the mcore simulator for more 32->64 bit issues.

This also fixes 443 execution tests in the GCC testsuite
sim/mcore/interp.c
sim/testsuite/mcore/sextb.s [new file with mode: 0644]
sim/testsuite/mcore/sexth.s [new file with mode: 0644]