ARM: Mark some variables uncacheable until boot all CPUs are enabled.
authorAli Saidi <Ali.Saidi@ARM.com>
Fri, 19 Aug 2011 20:08:08 +0000 (15:08 -0500)
committerAli Saidi <Ali.Saidi@ARM.com>
Fri, 19 Aug 2011 20:08:08 +0000 (15:08 -0500)
commitc9d5985b8221459e4737c637910dc08513b05660
treedabd7d25ff8615d9c3dbac5de05c23e0a6e9eca2
parentc9c2d979b8c505d0013beb4b4b3e1885963e8d39
ARM: Mark some variables uncacheable until boot all CPUs are enabled.

There are a set of locations is the linux kernel that are managed via
cache maintence instructions until all processors enable their MMUs & TLBs.
Writes to these locations are manually flushed from the cache to main
memory when the occur so that cores operating without their MMU enabled
and only issuing uncached accesses can receive the correct data. Unfortuantely,
gem5 doesn't support any kind of software directed maintence of the cache.
Until such time as that support exists this patch marks the specific cache blocks
that need to be coherent as non-cacheable until all CPUs enable their MMU and
thus allows gem5 to boot MP systems with caches enabled (a requirement for
booting an O3 cpu and thus an O3 CPU regression).
src/arch/arm/isa.cc
src/arch/arm/linux/system.cc
src/arch/arm/linux/system.hh
src/arch/arm/system.hh
src/arch/arm/tlb.cc
src/arch/arm/tlb.hh