x86: Call the base class's regStats in X86ISA::TLB
authorBagus Hanindhito <hanindhito@bagus.my.id>
Tue, 19 Feb 2019 23:52:23 +0000 (17:52 -0600)
committerBagus Hanindhito <hanindhito@bagus.my.id>
Wed, 20 Feb 2019 01:04:26 +0000 (01:04 +0000)
commitcb7fe24ab7effe526a03a51fc34f6cce8056d04f
tree17ab9c005cc6f13c10aa15870ccd9365598ba2f4
parent598991fda1ee852ef7fa38917e3e2198811fe4f9
x86: Call the base class's regStats in X86ISA::TLB

When I try to build x86 architecture and run the se.py sample script
with helloworld example, there is a panic warning stated "Not all stats
have been initialized. You may need to add <ParentClass>::regStats() to
a new SimObject's regStats() function."

I see that in x86 tlb.cc, there is no initialization in regStats() function
that causes memory allocation error in some machine which make gem5 exit
abnormally. I add the BaseTLB::regStats(); on TLB::regStats() method and
can solve the problem

Change-Id: I8b62bebc15f896c3136ff4f8253dabbf998f618f
Reviewed-on: https://gem5-review.googlesource.com/c/16522
Reviewed-by: Gabe Black <gabeblack@google.com>
Maintainer: Gabe Black <gabeblack@google.com>
src/arch/x86/tlb.cc