divider: Return 0 for invalid and overflow cases, like P9 does
authorPaul Mackerras <paulus@ozlabs.org>
Fri, 11 Oct 2019 04:16:47 +0000 (15:16 +1100)
committerPaul Mackerras <paulus@ozlabs.org>
Sat, 12 Oct 2019 05:47:33 +0000 (16:47 +1100)
commitd4f51e08c8add0720ea37ea38662ed19f14d1451
tree3d2517aa13e79ee537213bd1f838721b0e870c20
parent5c0ba90722edfeb1d7147b755e1e4bdee72faa94
divider: Return 0 for invalid and overflow cases, like P9 does

This adds logic to detect the cases where the quotient of the
division overflows the range of the output representation, and
return all zeroes in those cases, which is what POWER9 does.
To do this, we extend the dividend register by 1 bit and we do
an extra step in the division process to get a 2^64 bit of the
quotient, which ends up in the 'overflow' signal.  This catches all
the cases where dividend >= 2^64 * divisor, including the case
where divisor = 0, and the divde/divdeu cases where |RA| >= |RB|.

Then, in the output stage, we also check that the result fits in
the representable range, which depends on whether the division is
a signed division or not, and whether it is a 32-bit or 64-bit
division.  If dividend >= 2^64 or the result doesn't fit in the
representable range, write_data is set to 0 and write_cr_data to
0x20000000 (i.e. cr0.eq = 1).

POWER9 sets the top 32 bits of the result to zero for 32-bit signed
divisions, and sets CR0 when RC=1 according to the 64-bit value
(i.e. CR0.LT is always 0 for 32-bit signed divisions, even if the
32-bit result is negative).  However, modsw with a negative result
sets the top 32 bits to all 1s.  We follow suit.

This updates divider_tb to check the invalid cases as well as the
valid case.

This also fixes a small bug where the reset signal for the divider
was driven from rst when it should have been driven from core_rst.

Signed-off-by: Paul Mackerras <paulus@ozlabs.org>
core.vhdl
divider.vhdl
divider_tb.vhdl