arch-power: Fix fixed-point load and store instructions
authorSandipan Das <sandipan@linux.vnet.ibm.com>
Wed, 6 Jun 2018 21:27:03 +0000 (02:57 +0530)
committerSandipan Das <sandipan@linux.vnet.ibm.com>
Wed, 6 Jun 2018 21:27:03 +0000 (02:57 +0530)
commite0532a971be556ef89bf6522a857a909b8906bf9
treeb5be53059568d71b02079d8206ec51896c5d35e6
parente9e489abe3f5d33a260c72437ba36b6bb13978c9
arch-power: Fix fixed-point load and store instructions

This fixes the following load and store instructions as a result
of the change in register widths:
  * Load Word and Zero (lwz)
  * Load Word and Zero Indexed (lwzx)
  * Load Word and Zero with Update (lwzu)
  * Load Word and Zero with Update Indexed (lwzux)
  * Load Word Algebraic (lwa)
  * Load Word And Reserve Indexed (lwarx)
  * Store Word (stw)
  * Store Word Indexed (stwx)
  * Store Word with Update (stwu)
  * Store Word with Update Indexed (stwux)
  * Store Word Conditional Indexed (stwcx.)

This also fixes disassembly generation for all of the above.

Change-Id: I1a25cdb5ffe86145b7ffcf2c2bd7b27048a415d2
Signed-off-by: Sandipan Das <sandipan@linux.vnet.ibm.com>
src/arch/power/insts/mem.cc
src/arch/power/insts/mem.hh
src/arch/power/isa/decoder.isa
src/arch/power/isa/formats/mem.isa
src/arch/power/isa/operands.isa
src/arch/power/types.hh