csr: add we signal to CSR, CSRStatus
authorFlorent Kermarrec <florent@enjoy-digital.fr>
Tue, 24 Sep 2019 15:51:06 +0000 (17:51 +0200)
committerFlorent Kermarrec <florent@enjoy-digital.fr>
Tue, 24 Sep 2019 15:51:06 +0000 (17:51 +0200)
commitffd2be2ba077829927bfc4194f047df8d1b4d55c
treec9640fb4ceab11429de63ed046b5d1ad9fcb3a9f
parent47dc3324980ca1d3e3ea531ff0059f161c0e8fd0
csr: add we signal to CSR, CSRStatus

Doing actions on register read is generally not a good design practice (it's
better to do separate register write to trigger actions) but in some very
specific cases being able to know that register has been read can solve cases
that are difficult to do with the recommended practives and that can justify
doing an exception.

This commit add a we signal to CSR, CSRStatus and this allow the logic to know
when the CSR, CSRStatus is read.
litex/soc/interconnect/csr.py
litex/soc/interconnect/csr_bus.py