| Pin | Mux0 | Mux1 | Mux2 | Mux3 |
| --- | ----------- | ----------- | ----------- | ----------- |
-| 64 | S VDDE_0 | |
-| 65 | S VSSE_0 | |
-| 66 | S VDDI_0 | |
-| 67 | S VSSI_0 | |
-| 68 | S MTWI_SDA | |
-| 69 | S MTWI_SCL | |
-| 70 | S SDR_DQM0 | |
-| 71 | S SDR_D0 | |
-| 72 | S SDR_D1 | |
-| 73 | S SDR_D2 | |
-| 74 | S SDR_D3 | |
-| 75 | S SDR_D4 | |
-| 76 | S SDR_D5 | |
-| 77 | S SDR_D6 | |
-| 78 | S SDR_D7 | |
-| 79 | S SDR_BA0 | |
-| 80 | S SDR_BA1 | |
-| 81 | S SDR_AD0 | |
-| 82 | S SDR_AD1 | |
-| 83 | S SDR_AD2 | |
-| 84 | S SDR_AD3 | |
-| 86 | S VSSI_1 | |
-| 87 | S VDDI_1 | |
-| 88 | S VSSE_1 | |
-| 89 | S VDDE_1 | |
-| 90 | S SDR_AD4 | |
-| 91 | S SDR_AD5 | |
-| 92 | S SDR_AD6 | |
-| 93 | S SDR_AD7 | |
-| 94 | S SDR_AD8 | |
-| 95 | S SDR_AD9 | |
+| 64 | S SDR_AD10 | |
+| 65 | S SDR_AD11 | |
+| 66 | S SDR_AD12 | |
+| 67 | S SDR_DQM1 | |
+| 68 | S VDDE_2 | |
+| 69 | S VSSE_2 | |
+| 70 | S VDDI_2 | |
+| 71 | S VSSI_2 | |
+| 72 | S SDR_D8 | |
+| 73 | S SDR_D9 | |
+| 74 | S SDR_D10 | |
+| 75 | S SDR_D11 | |
+| 76 | S SDR_D12 | |
+| 77 | S SDR_D13 | |
+| 78 | S SDR_D14 | |
+| 79 | S SDR_D15 | |
+| 80 | S SDR_CLK | |
+| 81 | S SDR_CKE | |
+| 82 | S SDR_RASn | |
+| 83 | S SDR_CASn | |
+| 84 | S SDR_WEn | |
+| 85 | S SDR_CSn0 | |
+| 86 | S VSSI_3 | |
+| 87 | S VDDI_3 | |
+| 88 | S VSSE_3 | |
+| 89 | S VDDE_3 | |
+| 90 | S UART0_TX | |
+| 91 | S UART0_RX | |
+| 92 | S MSPI0_CK | |
+| 93 | S MSPI0_NSS | |
+| 94 | S MSPI0_MOSI | |
+| 95 | S MSPI0_MISO | |
## Bank W (32 pins, width 2)
| Pin | Mux0 | Mux1 | Mux2 | Mux3 |
| --- | ----------- | ----------- | ----------- | ----------- |
-| 96 | W SDR_AD10 | |
-| 97 | W SDR_AD11 | |
-| 98 | W SDR_AD12 | |
-| 99 | W SDR_DQM1 | |
-| 100 | W VDDE_2 | |
-| 101 | W VSSE_2 | |
-| 102 | W VDDI_2 | |
-| 103 | W VSSI_2 | |
-| 104 | W SDR_D8 | |
-| 105 | W SDR_D9 | |
-| 106 | W SDR_D10 | |
-| 107 | W SDR_D11 | |
-| 108 | W SDR_D12 | |
-| 109 | W SDR_D13 | |
-| 110 | W SDR_D14 | |
-| 111 | W SDR_D15 | |
-| 112 | W SDR_CLK | |
-| 113 | W SDR_CKE | |
-| 114 | W SDR_RASn | |
-| 115 | W SDR_CASn | |
-| 116 | W SDR_WEn | |
-| 117 | W SDR_CSn0 | |
-| 118 | W VSSI_3 | |
-| 119 | W VDDI_3 | |
-| 120 | W VSSE_3 | |
-| 121 | W VDDE_3 | |
-| 122 | W UART0_TX | |
-| 123 | W UART0_RX | |
-| 124 | W MSPI0_CK | |
-| 125 | W MSPI0_NSS | |
-| 126 | W MSPI0_MOSI | |
-| 127 | W MSPI0_MISO | |
+| 96 | W VDDE_0 | |
+| 97 | W VSSE_0 | |
+| 98 | W VDDI_0 | |
+| 99 | W VSSI_0 | |
+| 100 | W MTWI_SDA | |
+| 101 | W MTWI_SCL | |
+| 102 | W SDR_DQM0 | |
+| 103 | W SDR_D0 | |
+| 104 | W SDR_D1 | |
+| 105 | W SDR_D2 | |
+| 106 | W SDR_D3 | |
+| 107 | W SDR_D4 | |
+| 108 | W SDR_D5 | |
+| 109 | W SDR_D6 | |
+| 110 | W SDR_D7 | |
+| 111 | W SDR_BA0 | |
+| 112 | W SDR_BA1 | |
+| 113 | W SDR_AD0 | |
+| 114 | W SDR_AD1 | |
+| 115 | W SDR_AD2 | |
+| 116 | W SDR_AD3 | |
+| 118 | W VSSI_1 | |
+| 119 | W VDDI_1 | |
+| 120 | W VSSE_1 | |
+| 121 | W VDDE_1 | |
+| 122 | W SDR_AD4 | |
+| 123 | W SDR_AD5 | |
+| 124 | W SDR_AD6 | |
+| 125 | W SDR_AD7 | |
+| 126 | W SDR_AD8 | |
+| 127 | W SDR_AD9 | |
# Pinouts (Fixed function)
SPI Master 1 (general)
-* MSPI0_CK : W28/0
-* MSPI0_MISO : W31/0
-* MSPI0_MOSI : W30/0
-* MSPI0_NSS : W29/0
+* MSPI0_CK : S28/0
+* MSPI0_MISO : S31/0
+* MSPI0_MOSI : S30/0
+* MSPI0_NSS : S29/0
## MTWI
I2C Master 1
-* MTWI_SCL : S5/0
-* MTWI_SDA : S4/0
+* MTWI_SCL : W5/0
+* MTWI_SDA : W4/0
## SDR
SDRAM
-* SDR_AD0 : S17/0
-* SDR_AD1 : S18/0
-* SDR_AD10 : W0/0
-* SDR_AD11 : W1/0
-* SDR_AD12 : W2/0
-* SDR_AD2 : S19/0
-* SDR_AD3 : S20/0
-* SDR_AD4 : S26/0
-* SDR_AD5 : S27/0
-* SDR_AD6 : S28/0
-* SDR_AD7 : S29/0
-* SDR_AD8 : S30/0
-* SDR_AD9 : S31/0
-* SDR_BA0 : S15/0
-* SDR_BA1 : S16/0
-* SDR_CASn : W19/0
-* SDR_CKE : W17/0
-* SDR_CLK : W16/0
-* SDR_CSn0 : W21/0
-* SDR_D0 : S7/0
-* SDR_D1 : S8/0
-* SDR_D10 : W10/0
-* SDR_D11 : W11/0
-* SDR_D12 : W12/0
-* SDR_D13 : W13/0
-* SDR_D14 : W14/0
-* SDR_D15 : W15/0
-* SDR_D2 : S9/0
-* SDR_D3 : S10/0
-* SDR_D4 : S11/0
-* SDR_D5 : S12/0
-* SDR_D6 : S13/0
-* SDR_D7 : S14/0
-* SDR_D8 : W8/0
-* SDR_D9 : W9/0
-* SDR_DQM0 : S6/0
-* SDR_DQM1 : W3/0
-* SDR_RASn : W18/0
-* SDR_WEn : W20/0
+* SDR_AD0 : W17/0
+* SDR_AD1 : W18/0
+* SDR_AD10 : S0/0
+* SDR_AD11 : S1/0
+* SDR_AD12 : S2/0
+* SDR_AD2 : W19/0
+* SDR_AD3 : W20/0
+* SDR_AD4 : W26/0
+* SDR_AD5 : W27/0
+* SDR_AD6 : W28/0
+* SDR_AD7 : W29/0
+* SDR_AD8 : W30/0
+* SDR_AD9 : W31/0
+* SDR_BA0 : W15/0
+* SDR_BA1 : W16/0
+* SDR_CASn : S19/0
+* SDR_CKE : S17/0
+* SDR_CLK : S16/0
+* SDR_CSn0 : S21/0
+* SDR_D0 : W7/0
+* SDR_D1 : W8/0
+* SDR_D10 : S10/0
+* SDR_D11 : S11/0
+* SDR_D12 : S12/0
+* SDR_D13 : S13/0
+* SDR_D14 : S14/0
+* SDR_D15 : S15/0
+* SDR_D2 : W9/0
+* SDR_D3 : W10/0
+* SDR_D4 : W11/0
+* SDR_D5 : W12/0
+* SDR_D6 : W13/0
+* SDR_D7 : W14/0
+* SDR_D8 : S8/0
+* SDR_D9 : S9/0
+* SDR_DQM0 : W6/0
+* SDR_DQM1 : S3/0
+* SDR_RASn : S18/0
+* SDR_WEn : S20/0
## SYS
UART (TX/RX) 1
-* UART0_RX : W27/0
-* UART0_TX : W26/0
+* UART0_RX : S27/0
+* UART0_TX : S26/0
## VDD
Power
-* VDDE_0 : S0/0
-* VDDE_1 : S25/0
-* VDDE_2 : W4/0
-* VDDE_3 : W25/0
+* VDDE_0 : W0/0
+* VDDE_1 : W25/0
+* VDDE_2 : S4/0
+* VDDE_3 : S25/0
* VDDE_4 : E7/0
* VDDE_5 : E25/0
* VDDE_6 : N7/0
* VDDE_7 : N25/0
-* VDDI_0 : S2/0
-* VDDI_1 : S23/0
-* VDDI_2 : W6/0
-* VDDI_3 : W23/0
+* VDDI_0 : W2/0
+* VDDI_1 : W23/0
+* VDDI_2 : S6/0
+* VDDI_3 : S23/0
* VDDI_4 : E8/0
* VDDI_5 : E23/0
* VDDI_6 : N8/0
GND
-* VSSE_0 : S1/0
-* VSSE_1 : S24/0
-* VSSE_2 : W5/0
-* VSSE_3 : W24/0
+* VSSE_0 : W1/0
+* VSSE_1 : W24/0
+* VSSE_2 : S5/0
+* VSSE_3 : S24/0
* VSSE_4 : E6/0
* VSSE_5 : E24/0
* VSSE_6 : N6/0
* VSSE_7 : N24/0
-* VSSI_0 : S3/0
-* VSSI_1 : S22/0
-* VSSI_2 : W7/0
-* VSSI_3 : W22/0
+* VSSI_0 : W3/0
+* VSSI_1 : W22/0
+* VSSI_2 : S7/0
+* VSSI_3 : S22/0
* VSSI_4 : E9/0
* VSSI_5 : E22/0
* VSSI_6 : N9/0
-* UART0_TX 122 W26/0
-* UART0_RX 123 W27/0
+* UART0_TX 90 S26/0
+* UART0_RX 91 S27/0
## GPIOS
I2C.
-* MTWI_SDA 68 S4/0
-* MTWI_SCL 69 S5/0
+* MTWI_SDA 100 W4/0
+* MTWI_SCL 101 W5/0
## MSPI0
-* MSPI0_CK 124 W28/0
-* MSPI0_NSS 125 W29/0
-* MSPI0_MOSI 126 W30/0
-* MSPI0_MISO 127 W31/0
+* MSPI0_CK 92 S28/0
+* MSPI0_NSS 93 S29/0
+* MSPI0_MOSI 94 S30/0
+* MSPI0_MISO 95 S31/0
## SDR
-* SDR_DQM0 70 S6/0
-* SDR_D0 71 S7/0
-* SDR_D1 72 S8/0
-* SDR_D2 73 S9/0
-* SDR_D3 74 S10/0
-* SDR_D4 75 S11/0
-* SDR_D5 76 S12/0
-* SDR_D6 77 S13/0
-* SDR_D7 78 S14/0
-* SDR_BA0 79 S15/0
-* SDR_BA1 80 S16/0
-* SDR_AD0 81 S17/0
-* SDR_AD1 82 S18/0
-* SDR_AD2 83 S19/0
-* SDR_AD3 84 S20/0
-* SDR_AD4 90 S26/0
-* SDR_AD5 91 S27/0
-* SDR_AD6 92 S28/0
-* SDR_AD7 93 S29/0
-* SDR_AD8 94 S30/0
-* SDR_AD9 95 S31/0
-* SDR_AD10 96 W0/0
-* SDR_AD11 97 W1/0
-* SDR_AD12 98 W2/0
-* SDR_DQM1 99 W3/0
-* SDR_D8 104 W8/0
-* SDR_D9 105 W9/0
-* SDR_D10 106 W10/0
-* SDR_D11 107 W11/0
-* SDR_D12 108 W12/0
-* SDR_D13 109 W13/0
-* SDR_D14 110 W14/0
-* SDR_D15 111 W15/0
-* SDR_CLK 112 W16/0
-* SDR_CKE 113 W17/0
-* SDR_RASn 114 W18/0
-* SDR_CASn 115 W19/0
-* SDR_WEn 116 W20/0
-* SDR_CSn0 117 W21/0
+* SDR_AD10 64 S0/0
+* SDR_AD11 65 S1/0
+* SDR_AD12 66 S2/0
+* SDR_DQM1 67 S3/0
+* SDR_D8 72 S8/0
+* SDR_D9 73 S9/0
+* SDR_D10 74 S10/0
+* SDR_D11 75 S11/0
+* SDR_D12 76 S12/0
+* SDR_D13 77 S13/0
+* SDR_D14 78 S14/0
+* SDR_D15 79 S15/0
+* SDR_CLK 80 S16/0
+* SDR_CKE 81 S17/0
+* SDR_RASn 82 S18/0
+* SDR_CASn 83 S19/0
+* SDR_WEn 84 S20/0
+* SDR_CSn0 85 S21/0
+* SDR_DQM0 102 W6/0
+* SDR_D0 103 W7/0
+* SDR_D1 104 W8/0
+* SDR_D2 105 W9/0
+* SDR_D3 106 W10/0
+* SDR_D4 107 W11/0
+* SDR_D5 108 W12/0
+* SDR_D6 109 W13/0
+* SDR_D7 110 W14/0
+* SDR_BA0 111 W15/0
+* SDR_BA1 112 W16/0
+* SDR_AD0 113 W17/0
+* SDR_AD1 114 W18/0
+* SDR_AD2 115 W19/0
+* SDR_AD3 116 W20/0
+* SDR_AD4 122 W26/0
+* SDR_AD5 123 W27/0
+* SDR_AD6 124 W28/0
+* SDR_AD7 125 W29/0
+* SDR_AD8 126 W30/0
+* SDR_AD9 127 W31/0
## Unused Pinouts (spare as GPIO) for 'Libre-SOC 180nm'
| Pin | Mux0 | Mux1 | Mux2 | Mux3 |
| --- | ----------- | ----------- | ----------- | ----------- |
-| 64 | S VDDE_0 | | | |
-| 65 | S VSSE_0 | | | |
-| 66 | S VDDI_0 | | | |
-| 67 | S VSSI_0 | | | |
-| 86 | S VSSI_1 | | | |
-| 87 | S VDDI_1 | | | |
-| 88 | S VSSE_1 | | | |
-| 89 | S VDDE_1 | | | |
-| 100 | W VDDE_2 | | | |
-| 101 | W VSSE_2 | | | |
-| 102 | W VDDI_2 | | | |
-| 103 | W VSSI_2 | | | |
-| 118 | W VSSI_3 | | | |
-| 119 | W VDDI_3 | | | |
-| 120 | W VSSE_3 | | | |
-| 121 | W VDDE_3 | | | |
+| 68 | S VDDE_2 | | | |
+| 69 | S VSSE_2 | | | |
+| 70 | S VDDI_2 | | | |
+| 71 | S VSSI_2 | | | |
+| 86 | S VSSI_3 | | | |
+| 87 | S VDDI_3 | | | |
+| 88 | S VSSE_3 | | | |
+| 89 | S VDDE_3 | | | |
+| 96 | W VDDE_0 | | | |
+| 97 | W VSSE_0 | | | |
+| 98 | W VDDI_0 | | | |
+| 99 | W VSSI_0 | | | |
+| 118 | W VSSI_1 | | | |
+| 119 | W VDDI_1 | | | |
+| 120 | W VSSE_1 | | | |
+| 121 | W VDDE_1 | | | |
# Reference Datasheets
projects / libreriscv.git / commitdiff