Fix warnings
authorEddie Hung <eddie@fpgeh.com>
Thu, 6 Jun 2019 21:01:42 +0000 (14:01 -0700)
committerEddie Hung <eddie@fpgeh.com>
Thu, 6 Jun 2019 21:01:42 +0000 (14:01 -0700)
tests/various/muxpack.v
tests/various/muxpack.ys

index fe015053269f8efc5aff360daee0d75431e4bab6..7c189fff88bd95da32d5ff6a442d6275de977f37 100644 (file)
@@ -74,7 +74,7 @@ always @*
     else o <= {W{1'bx}};
 endmodule
 
-module mux_if_unbal_5_3_nonexcl #(parameter N=4, parameter W=1) (input [N*W-1:0] i, input [$clog2(N)-1:0] s, output reg [W-1:0] o);
+module mux_if_unbal_5_3_nonexcl #(parameter N=5, parameter W=3) (input [N*W-1:0] i, input [$clog2(N)-1:0] s, output reg [W-1:0] o);
 always @* begin
     o <= {W{1'bx}};
     if (s == 0) o <= i[0*W+:W];
@@ -86,7 +86,7 @@ always @* begin
 end
 endmodule
 
-module mux_case_unbal_7_7#(parameter N=7, parameter W=7) (input [N*W-1:0] i, input [$clog2(N)-1:0] s, output reg [W-1:0] o);
+module mux_case_unbal_8_7#(parameter N=8, parameter W=7) (input [N*W-1:0] i, input [$clog2(N)-1:0] s, output reg [W-1:0] o);
 always @* begin
     o <= {W{1'bx}};
     case (s)
index 4dcb9ed894c58d63b78d7580826dd6ad5030811d..0c5b828189a0017f6fd21e8f1c6206aea89397a2 100644 (file)
@@ -120,7 +120,7 @@ miter -equiv -flatten -make_assert -make_outputs gold gate miter
 sat -verify -prove-asserts -show-ports miter
 
 design -load read
-hierarchy -top mux_case_unbal_7_7
+hierarchy -top mux_case_unbal_8_7
 prep
 design -save gold
 muxpack