(no commit message)
authorlkcl <lkcl@web>
Fri, 3 Jun 2022 13:58:01 +0000 (14:58 +0100)
committerIkiWiki <ikiwiki.info>
Fri, 3 Jun 2022 13:58:01 +0000 (14:58 +0100)
openpower/sv/svp64_quirks.mdwn

index 98434708255b9d24752df57a46f4795b0392c4ef..5ff58ff39e7b47fca1353bfc86e6d3469b3e0d25 100644 (file)
@@ -45,7 +45,8 @@ v3.0 32-bit instruction as a completely
 different encoding if SVP64-prefixed. It did not go well.
 The complexity that resulted
 in the decode phase was too great. The lesson was learned, the
-hard way: it is infinitely preferable to add a 32-bit Scalar Load-with-Shift
+hard way: it would be infinitely preferable
+to add a 32-bit Scalar Load-with-Shift
 instruction *first*, which then inherently becomes Vectorised.
 Perhaps a future Power ISA spec will have this Load-with-Shift instruction:
 both ARM and x86 have it, because it saves greatly on instruction count in