projects / binutils-gdb.git / commitdiff
? search:
summary | shortlog | log | commit | commitdiff | tree
raw | patch | inline | side by side (parent: 7c49271)
ld/testsuite/
authorRichard Sandiford <rdsandiford@googlemail.com>
Thu, 2 Mar 2006 15:16:27 +0000 (15:16 +0000)
committerRichard Sandiford <rdsandiford@googlemail.com>
Thu, 2 Mar 2006 15:16:27 +0000 (15:16 +0000)
* ld-powerpc/vxworks1.ld: Use a page alignment of 0x10000.
* ld-powerpc/vxworks1.dd: Update accordingly.
* ld-powerpc/vxworks1-lib.nd: Likewise.
* ld-powerpc/vxworks1-lib.rd: Likewise.
* ld-powerpc/vxworks1.rd: Likewise.

ld/testsuite/ChangeLog patch | blob | history
ld/testsuite/ld-powerpc/vxworks1-lib.nd patch | blob | history
ld/testsuite/ld-powerpc/vxworks1-lib.rd patch | blob | history
ld/testsuite/ld-powerpc/vxworks1.dd patch | blob | history
ld/testsuite/ld-powerpc/vxworks1.ld patch | blob | history
ld/testsuite/ld-powerpc/vxworks1.rd patch | blob | history

diff --git a/ld/testsuite/ChangeLog b/ld/testsuite/ChangeLog
index a7dabafefe5c3c734d2e97789e563d5300f15df9..1e5b950d8e25bb50d39952e17a8fcded367db4e2 100644 (file)
--- a/ld/testsuite/ChangeLog
+++ b/ld/testsuite/ChangeLog
@@ -1,3 +1,11 @@
+2006-03-02  Richard Sandiford  <richard@codesourcery.com>
+
+       * ld-powerpc/vxworks1.ld: Use a page alignment of 0x10000.
+       * ld-powerpc/vxworks1.dd: Update accordingly.
+       * ld-powerpc/vxworks1-lib.nd: Likewise.
+       * ld-powerpc/vxworks1-lib.rd: Likewise.
+       * ld-powerpc/vxworks1.rd: Likewise.
+
 2006-03-02  Richard Sandiford  <richard@codesourcery.com>
 
        * ld-i386/vxworks1.ld (.data): New section.
diff --git a/ld/testsuite/ld-powerpc/vxworks1-lib.nd b/ld/testsuite/ld-powerpc/vxworks1-lib.nd
index edf3db39940592dbcf12e0f6d14fb4e6ef0a595a..cbc1c8c40f8219ef7e1f6944347d9109fd06d404 100644 (file)
--- a/ld/testsuite/ld-powerpc/vxworks1-lib.nd
+++ b/ld/testsuite/ld-powerpc/vxworks1-lib.nd
@@ -1,9 +1,9 @@
 #...
 Symbol table '\.dynsym' .*:
 #...
-.*: 00081400 * 0 * OBJECT * GLOBAL * DEFAULT * [0-9]+ _GLOBAL_OFFSET_TABLE_
+.*: 00090400 * 0 * OBJECT * GLOBAL * DEFAULT * [0-9]+ _GLOBAL_OFFSET_TABLE_
 #...
 Symbol table '\.symtab' .*:
 #...
-.*: 00081400 * 0 * OBJECT * GLOBAL * DEFAULT * [0-9]+ _GLOBAL_OFFSET_TABLE_
+.*: 00090400 * 0 * OBJECT * GLOBAL * DEFAULT * [0-9]+ _GLOBAL_OFFSET_TABLE_
 #pass
diff --git a/ld/testsuite/ld-powerpc/vxworks1-lib.rd b/ld/testsuite/ld-powerpc/vxworks1-lib.rd
index 2aaf8783a160a19f877ecf344a478e026dfb311f..d60e70f70d5a325e4bdeeca2db303b4724ed55be 100644 (file)
--- a/ld/testsuite/ld-powerpc/vxworks1-lib.rd
+++ b/ld/testsuite/ld-powerpc/vxworks1-lib.rd
@@ -1,13 +1,13 @@
 
 Relocation section '\.rela\.plt' at offset .* contains 2 entries:
  Offset     Info    Type            Sym\.Value  Sym\. Name \+ Addend
-0008140c  .*15 R_PPC_JMP_SLOT    00000000   sexternal \+ 0
-00081410  .*15 R_PPC_JMP_SLOT    00080c48   sglobal \+ 0
+0009040c  .*15 R_PPC_JMP_SLOT    00000000   sexternal \+ 0
+00090410  .*15 R_PPC_JMP_SLOT    00080c48   sglobal \+ 0
 
 Relocation section '\.rela\.dyn' at offset .* contains 5 entries:
  Offset     Info    Type            Sym\.Value  Sym\. Name \+ Addend
-00081c00  00000016 R_PPC_RELATIVE * 00080c44
+00090c00  00000016 R_PPC_RELATIVE * 00080c44
 00080c0e  .*06 R_PPC_ADDR16_HA   00000000   __GOTT_BASE__ \+ 0
 00080c12  .*04 R_PPC_ADDR16_LO   00000000   __GOTT_BASE__ \+ 0
 00080c16  .*03 R_PPC_ADDR16      00000000   __GOTT_INDEX__ \+ 0
-00081414  .*14 R_PPC_GLOB_DAT    00081800   x \+ 0
+00090414  .*14 R_PPC_GLOB_DAT    00090800   x \+ 0
diff --git a/ld/testsuite/ld-powerpc/vxworks1.dd b/ld/testsuite/ld-powerpc/vxworks1.dd
index e4c7b06dec81d139dab69aa2530aa4e4cc01b0b0..09e5a6a551841a4608c0c48c21fc86344584b8c9 100644 (file)
--- a/ld/testsuite/ld-powerpc/vxworks1.dd
+++ b/ld/testsuite/ld-powerpc/vxworks1.dd
@@ -4,9 +4,9 @@
 Disassembly of section \.plt:
 
 00080800 <_PROCEDURE_LINKAGE_TABLE_>:
-   80800:      3d 80 00 08     lis     r12,8
+   80800:      3d 80 00 09     lis     r12,9
                        80802: R_PPC_ADDR16_HA  _GLOBAL_OFFSET_TABLE_
-   80804:      39 8c 14 00     addi    r12,r12,5120
+   80804:      39 8c 04 00     addi    r12,r12,1024
                        80806: R_PPC_ADDR16_LO  _GLOBAL_OFFSET_TABLE_
    80808:      80 0c 00 08     lwz     r0,8\(r12\)
    8080c:      7c 09 03 a6     mtctr   r0
@@ -14,9 +14,9 @@ Disassembly of section \.plt:
    80814:      4e 80 04 20     bctr
    80818:      60 00 00 00     nop
    8081c:      60 00 00 00     nop
-   80820:      3d 80 00 08     lis     r12,8
+   80820:      3d 80 00 09     lis     r12,9
                        80822: R_PPC_ADDR16_HA  _GLOBAL_OFFSET_TABLE_\+0xc
-   80824:      81 8c 14 0c     lwz     r12,5132\(r12\)
+   80824:      81 8c 04 0c     lwz     r12,1036\(r12\)
                        80826: R_PPC_ADDR16_LO  _GLOBAL_OFFSET_TABLE_\+0xc
    80828:      7d 89 03 a6     mtctr   r12
    8082c:      4e 80 04 20     bctr
@@ -24,9 +24,9 @@ Disassembly of section \.plt:
    80834:      4b ff ff cc     b       80800 <_PROCEDURE_LINKAGE_TABLE_>
    80838:      60 00 00 00     nop
    8083c:      60 00 00 00     nop
-   80840:      3d 80 00 08     lis     r12,8
+   80840:      3d 80 00 09     lis     r12,9
                        80842: R_PPC_ADDR16_HA  _GLOBAL_OFFSET_TABLE_\+0x10
-   80844:      81 8c 14 10     lwz     r12,5136\(r12\)
+   80844:      81 8c 04 10     lwz     r12,1040\(r12\)
                        80846: R_PPC_ADDR16_LO  _GLOBAL_OFFSET_TABLE_\+0x10
    80848:      7d 89 03 a6     mtctr   r12
    8084c:      4e 80 04 20     bctr
diff --git a/ld/testsuite/ld-powerpc/vxworks1.ld b/ld/testsuite/ld-powerpc/vxworks1.ld
index 69fe0446e3ebb445d645f3fe050b2aeebd7d7d28..979d77335488010a90b7eb8ea0141ddafbad5721 100644 (file)
--- a/ld/testsuite/ld-powerpc/vxworks1.ld
+++ b/ld/testsuite/ld-powerpc/vxworks1.ld
@@ -16,7 +16,7 @@ SECTIONS
   . = ALIGN (0x400);
   .text : { *(.text) }
 
-  . = ALIGN (0x1000);
+  . = ALIGN (0x10000);
   .dynamic : { *(.dynamic) }
 
   . = ALIGN (0x400);
diff --git a/ld/testsuite/ld-powerpc/vxworks1.rd b/ld/testsuite/ld-powerpc/vxworks1.rd
index fd14cfe0423cb3125feb6ea4347e1efb3e109df9..27d240454c3ffbc372bedb8813c1faacbafb3c8b 100644 (file)
--- a/ld/testsuite/ld-powerpc/vxworks1.rd
+++ b/ld/testsuite/ld-powerpc/vxworks1.rd
@@ -1,8 +1,8 @@
 
 Relocation section '\.rela\.plt' at offset .* contains 2 entries:
  Offset     Info    Type            Sym\.Value  Sym\. Name \+ Addend
-0008140c  .*15 R_PPC_JMP_SLOT    00080820   sglobal \+ 0
-00081410  .*15 R_PPC_JMP_SLOT    00080840   foo \+ 0
+0009040c  .*15 R_PPC_JMP_SLOT    00080820   sglobal \+ 0
+00090410  .*15 R_PPC_JMP_SLOT    00080840   foo \+ 0
 
 Relocation section '\.rela\.text' at offset .* contains 3 entries:
  Offset     Info    Type            Sym\.Value  Sym\. Name \+ Addend
@@ -12,11 +12,11 @@ Relocation section '\.rela\.text' at offset .* contains 3 entries:
 
 Relocation section '\.rela\.plt\.unloaded' at offset .* contains 8 entries:
  Offset     Info    Type            Sym\.Value  Sym\. Name \+ Addend
-00080802  .*06 R_PPC_ADDR16_HA   00081400   _GLOBAL_OFFSET_TABLE_ \+ 0
-00080806  .*04 R_PPC_ADDR16_LO   00081400   _GLOBAL_OFFSET_TABLE_ \+ 0
-00080822  .*06 R_PPC_ADDR16_HA   00081400   _GLOBAL_OFFSET_TABLE_ \+ c
-00080826  .*04 R_PPC_ADDR16_LO   00081400   _GLOBAL_OFFSET_TABLE_ \+ c
-0008140c  .*01 R_PPC_ADDR32      00080800   _PROCEDURE_LINKAGE_TAB.* \+ 30
-00080842  .*06 R_PPC_ADDR16_HA   00081400   _GLOBAL_OFFSET_TABLE_ \+ 10
-00080846  .*04 R_PPC_ADDR16_LO   00081400   _GLOBAL_OFFSET_TABLE_ \+ 10
-00081410  .*01 R_PPC_ADDR32      00080800   _PROCEDURE_LINKAGE_TAB.* \+ 50
+00080802  .*06 R_PPC_ADDR16_HA   00090400   _GLOBAL_OFFSET_TABLE_ \+ 0
+00080806  .*04 R_PPC_ADDR16_LO   00090400   _GLOBAL_OFFSET_TABLE_ \+ 0
+00080822  .*06 R_PPC_ADDR16_HA   00090400   _GLOBAL_OFFSET_TABLE_ \+ c
+00080826  .*04 R_PPC_ADDR16_LO   00090400   _GLOBAL_OFFSET_TABLE_ \+ c
+0009040c  .*01 R_PPC_ADDR32      00080800   _PROCEDURE_LINKAGE_TAB.* \+ 30
+00080842  .*06 R_PPC_ADDR16_HA   00090400   _GLOBAL_OFFSET_TABLE_ \+ 10
+00080846  .*04 R_PPC_ADDR16_LO   00090400   _GLOBAL_OFFSET_TABLE_ \+ 10
+00090410  .*01 R_PPC_ADDR32      00080800   _PROCEDURE_LINKAGE_TAB.* \+ 50