projects / mesa.git / commitdiff
? search:
summary | shortlog | log | commit | commitdiff | tree
raw | patch | inline | side by side (parent: e573f21)
intel/tools: Add assembler tests for the cr0 register
authorMatt Turner <mattst88@gmail.com>
Wed, 17 Jun 2020 00:10:38 +0000 (17:10 -0700)
committerMarge Bot <eric+marge@anholt.net>
Fri, 19 Jun 2020 02:10:40 +0000 (02:10 +0000)
Reviewed-by: Sagar Ghuge <sagar.ghuge@intel.com>
Part-of: <https://gitlab.freedesktop.org/mesa/mesa/-/merge_requests/5514>

src/intel/tools/tests/gen11/cr0.asm [new file with mode: 0644] patch | blob
src/intel/tools/tests/gen11/cr0.expected [new file with mode: 0644] patch | blob
src/intel/tools/tests/gen8/cr0.asm [new file with mode: 0644] patch | blob
src/intel/tools/tests/gen8/cr0.expected [new file with mode: 0644] patch | blob
src/intel/tools/tests/gen9/cr0.asm [new file with mode: 0644] patch | blob
src/intel/tools/tests/gen9/cr0.expected [new file with mode: 0644] patch | blob

diff --git a/src/intel/tools/tests/gen11/cr0.asm b/src/intel/tools/tests/gen11/cr0.asm
new file mode 100644 (file)
index 0000000..a6213bb
--- /dev/null
+++ b/src/intel/tools/tests/gen11/cr0.asm
@@ -0,0 +1,7 @@
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xfffffb7fUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xffffff7fUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xffffffcfUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xfffffbffUD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000400UD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000030UD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000080UD    { align1 1N switch };
diff --git a/src/intel/tools/tests/gen11/cr0.expected b/src/intel/tools/tests/gen11/cr0.expected
new file mode 100644 (file)
index 0000000..60e24ef
--- /dev/null
+++ b/src/intel/tools/tests/gen11/cr0.expected
@@ -0,0 +1,7 @@
+05 80 00 00 00 00 00 30 00 10 00 06 7f fb ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 7f ff ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 cf ff ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 ff fb ff ff
+06 80 00 00 00 00 00 30 00 10 00 06 00 04 00 00
+06 80 00 00 00 00 00 30 00 10 00 06 30 00 00 00
+06 80 00 00 00 00 00 30 00 10 00 06 80 00 00 00
diff --git a/src/intel/tools/tests/gen8/cr0.asm b/src/intel/tools/tests/gen8/cr0.asm
new file mode 100644 (file)
index 0000000..d5b67ca
--- /dev/null
+++ b/src/intel/tools/tests/gen8/cr0.asm
@@ -0,0 +1,14 @@
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xfffffb3fUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xffffff3fUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xfffffb7fUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xffffff7fUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xfffffbbfUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xffffffbfUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xffffffcfUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xfffffbffUD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000400UD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000030UD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000040UD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000440UD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000080UD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000480UD    { align1 1N switch };
diff --git a/src/intel/tools/tests/gen8/cr0.expected b/src/intel/tools/tests/gen8/cr0.expected
new file mode 100644 (file)
index 0000000..ccf8a88
--- /dev/null
+++ b/src/intel/tools/tests/gen8/cr0.expected
@@ -0,0 +1,14 @@
+05 80 00 00 00 00 00 30 00 10 00 06 3f fb ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 3f ff ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 7f fb ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 7f ff ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 bf fb ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 bf ff ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 cf ff ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 ff fb ff ff
+06 80 00 00 00 00 00 30 00 10 00 06 00 04 00 00
+06 80 00 00 00 00 00 30 00 10 00 06 30 00 00 00
+06 80 00 00 00 00 00 30 00 10 00 06 40 00 00 00
+06 80 00 00 00 00 00 30 00 10 00 06 40 04 00 00
+06 80 00 00 00 00 00 30 00 10 00 06 80 00 00 00
+06 80 00 00 00 00 00 30 00 10 00 06 80 04 00 00
diff --git a/src/intel/tools/tests/gen9/cr0.asm b/src/intel/tools/tests/gen9/cr0.asm
new file mode 100644 (file)
index 0000000..d5b67ca
--- /dev/null
+++ b/src/intel/tools/tests/gen9/cr0.asm
@@ -0,0 +1,14 @@
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xfffffb3fUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xffffff3fUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xfffffb7fUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xffffff7fUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xfffffbbfUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xffffffbfUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xffffffcfUD    { align1 1N switch };
+and(1)          cr0<1>UD        cr0<0,1,0>UD    0xfffffbffUD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000400UD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000030UD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000040UD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000440UD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000080UD    { align1 1N switch };
+or(1)           cr0<1>UD        cr0<0,1,0>UD    0x00000480UD    { align1 1N switch };
diff --git a/src/intel/tools/tests/gen9/cr0.expected b/src/intel/tools/tests/gen9/cr0.expected
new file mode 100644 (file)
index 0000000..ccf8a88
--- /dev/null
+++ b/src/intel/tools/tests/gen9/cr0.expected
@@ -0,0 +1,14 @@
+05 80 00 00 00 00 00 30 00 10 00 06 3f fb ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 3f ff ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 7f fb ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 7f ff ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 bf fb ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 bf ff ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 cf ff ff ff
+05 80 00 00 00 00 00 30 00 10 00 06 ff fb ff ff
+06 80 00 00 00 00 00 30 00 10 00 06 00 04 00 00
+06 80 00 00 00 00 00 30 00 10 00 06 30 00 00 00
+06 80 00 00 00 00 00 30 00 10 00 06 40 00 00 00
+06 80 00 00 00 00 00 30 00 10 00 06 40 04 00 00
+06 80 00 00 00 00 00 30 00 10 00 06 80 00 00 00
+06 80 00 00 00 00 00 30 00 10 00 06 80 04 00 00