README: update
authorFlorent Kermarrec <florent@enjoy-digital.fr>
Fri, 31 Aug 2018 06:44:22 +0000 (08:44 +0200)
committerFlorent Kermarrec <florent@enjoy-digital.fr>
Fri, 31 Aug 2018 06:44:22 +0000 (08:44 +0200)
README

diff --git a/README b/README
index cb8559a7809016a31c9b6943364d5c5115323b47..31e38820ea78c9bd827f1e7ca9d3523cea971639 100644 (file)
--- a/README
+++ b/README
@@ -9,10 +9,8 @@
 
 [> Intro
 --------
-LiteX is an alternative to MiSoC maintained and used by Enjoy-Digital to build
-our cores, integrate them in complete SoC and load/flash them to the hardware
-and experiment new features. (structure is kept close to MiSoC to ease
-collaboration)
+LiteX is a FPGA design/SoC builder that can be used to build cores, create
+SoCs and full FPGA designs.
 
 Typical LiteX design flow:
 --------------------------