Clarify with 'only'
authorEddie Hung <eddie@fpgeh.com>
Mon, 19 Aug 2019 17:00:53 +0000 (10:00 -0700)
committerEddie Hung <eddie@fpgeh.com>
Mon, 19 Aug 2019 17:00:53 +0000 (10:00 -0700)
README.md

index fd4d4beb5c21ca10b3f21f2367957c9a0454a0e3..56f428548e2be4f72989ed13c7cbdf9b7c6ec48e 100644 (file)
--- a/README.md
+++ b/README.md
@@ -420,7 +420,7 @@ Verilog Attributes and non-standard features
 - The port attribute ``abc_carry`` marks the carry-in (if an input port) and
   carry-out (if output port) ports of a box. This information is necessary for
   `abc9` to preserve the integrity of carry-chains. Specifying this attribute
-  onto a bus port will affect its most significant bit.
+  onto a bus port will affect only its most significant bit.
 
 
 Non-standard or SystemVerilog features for formal verification