[Patch libgcc AArch64 12/17] Enable hfmode soft-float conversions and truncations
authorJames Greenhalgh <james.greenhalgh@arm.com>
Thu, 24 Nov 2016 18:16:55 +0000 (18:16 +0000)
committerJames Greenhalgh <jgreenhalgh@gcc.gnu.org>
Thu, 24 Nov 2016 18:16:55 +0000 (18:16 +0000)
gcc/

* config/aarch64/aarch64-c.c (aarch64_scalar_mode_supported_p): New.
(TARGET_SCALAR_MODE_SUPPORTED_P): Define.

libgcc/

* config/aarch64/sfp-machine.h (_FP_NANFRAC_H): Define.
(_FP_NANSIGN_H): Likewise.
* config/aarch64/t-softfp (softfp_extensions): Add hftf.
(softfp_truncations): Add tfhf.
(softfp_extras): Add required conversion functions.

From-SVN: r242844

gcc/ChangeLog
gcc/config/aarch64/aarch64.c
libgcc/ChangeLog
libgcc/config/aarch64/sfp-machine.h
libgcc/config/aarch64/t-softfp

index f142c469acb1f77994c0d6618097a2d8d693c7ed..b088f7cd930eb0b425d0dc6696a18ec7a8a1e0a0 100644 (file)
@@ -1,3 +1,8 @@
+2016-11-24  James Greenhalgh  <james.greenhalgh@arm.com>
+
+       * config/aarch64/aarch64-c.c (aarch64_scalar_mode_supported_p): New.
+       (TARGET_SCALAR_MODE_SUPPORTED_P): Define.
+
 2016-11-24  James Greenhalgh  <james.greenhalgh@arm.com>
 
        * config/aarch64/aarch64.md (<optab>sihf2): Convert to expand.
index 1f35220dce5b091ac5f633dfe5b2f3e4abb9647c..f0e10d7cbe3c79caf1ce5a26f77ab66e5fb2f0be 100644 (file)
@@ -14265,6 +14265,17 @@ aarch64_optab_supported_p (int op, machine_mode mode1, machine_mode,
     }
 }
 
+/* Implement TARGET_SCALAR_MODE_SUPPORTED_P - return TRUE
+   if MODE is HFmode, and punt to the generic implementation otherwise.  */
+
+static bool
+aarch64_scalar_mode_supported_p (machine_mode mode)
+{
+  return (mode == HFmode
+         ? true
+         : default_scalar_mode_supported_p (mode));
+}
+
 #undef TARGET_ADDRESS_COST
 #define TARGET_ADDRESS_COST aarch64_address_cost
 
@@ -14475,6 +14486,9 @@ aarch64_optab_supported_p (int op, machine_mode mode1, machine_mode,
 #undef TARGET_RTX_COSTS
 #define TARGET_RTX_COSTS aarch64_rtx_costs_wrapper
 
+#undef TARGET_SCALAR_MODE_SUPPORTED_P
+#define TARGET_SCALAR_MODE_SUPPORTED_P aarch64_scalar_mode_supported_p
+
 #undef TARGET_SCHED_ISSUE_RATE
 #define TARGET_SCHED_ISSUE_RATE aarch64_sched_issue_rate
 
index 44a7491bb034466766e17bd58e559dc6eff593fb..592fd3a245c0d2d28eb3dd3194d20eab5f7e2bc6 100644 (file)
@@ -1,3 +1,11 @@
+2016-11-24  James Greenhalgh  <james.greenhalgh@arm.com>
+
+       * config/aarch64/sfp-machine.h (_FP_NANFRAC_H): Define.
+       (_FP_NANSIGN_H): Likewise.
+       * config/aarch64/t-softfp (softfp_extensions): Add hftf.
+       (softfp_truncations): Add tfhf.
+       (softfp_extras): Add required conversion functions.
+
 2016-11-23  James Greenhalgh  <james.greenhalgh@arm.com>
            Matthew Wahab  <matthew.wahab@arm.com>
 
index 5efa245f94d6251b4ee611bc1ae62a708e896779..da154ddbe6acf473929beec3ff7b881362cf3867 100644 (file)
@@ -42,9 +42,11 @@ typedef int __gcc_CMPtype __attribute__ ((mode (__libgcc_cmp_return__)));
 
 #define _FP_DIV_MEAT_Q(R,X,Y)  _FP_DIV_MEAT_2_udiv(Q,R,X,Y)
 
+#define _FP_NANFRAC_H          ((_FP_QNANBIT_H << 1) - 1)
 #define _FP_NANFRAC_S          ((_FP_QNANBIT_S << 1) - 1)
 #define _FP_NANFRAC_D          ((_FP_QNANBIT_D << 1) - 1)
 #define _FP_NANFRAC_Q          ((_FP_QNANBIT_Q << 1) - 1), -1
+#define _FP_NANSIGN_H          0
 #define _FP_NANSIGN_S          0
 #define _FP_NANSIGN_D          0
 #define _FP_NANSIGN_Q          0
index 586dca224691114020709d3d3f558f07be4619cb..c4ce0dc0097579cb699e99decfd82eee7b96e6d7 100644 (file)
@@ -1,8 +1,9 @@
 softfp_float_modes := tf
 softfp_int_modes := si di ti
-softfp_extensions := sftf dftf
-softfp_truncations := tfsf tfdf
+softfp_extensions := sftf dftf hftf
+softfp_truncations := tfsf tfdf tfhf
 softfp_exclude_libgcc2 := n
+softfp_extras := fixhfti fixunshfti floattihf floatuntihf
 
 TARGET_LIBGCC2_CFLAGS += -Wno-missing-prototypes