projects / binutils-gdb.git / commitdiff
? search:
summary | shortlog | log | commit | commitdiff | tree
raw | patch | inline | side by side (parent: 1a42a9f)
gas: further adjust file/line handling for .irp and alike
authorJan Beulich <jbeulich@suse.com>
Tue, 12 Apr 2022 07:03:13 +0000 (09:03 +0200)
committerJan Beulich <jbeulich@suse.com>
Tue, 12 Apr 2022 07:03:13 +0000 (09:03 +0200)
Commit 7992631e8c0b ("gas/Dwarf: improve debug info generation from .irp
and alike blocks"), while dealing okay with actual assembly source files
not using .file/.line and alike outside but not inside of .irp et al,
has undue effects when the logical file/line pair was already
overridden: Line numbers would continuously increment upon every
iteration, thus potentially getting far off. Furthermore it left it to
the user to actually insert .file/.line inside such constructs. Note
though that before aforementioned change things weren't pretty either:
Diagnostics (and debug info) would be associated with the directive
terminating the iteration construct, rather than with the actual lines.

Handle this automatically by simply latching the present line and then
re-instating coordinates first thing on every iteration; note that the
file can't change from what was previously pushed on the scrubber's
state stack, and hence can be taken from there by using a new flavor of
.linefile (which is far better memory-footprint-wise than recording the
full path in the inserted directive). (This then leaves undisturbed any
file/line control occurring in the body of the construct, as these will
only be seen and processed afterwards.)

17 files changed:
gas/input-scrub.c patch | blob | history
gas/macro.c patch | blob | history
gas/read.c patch | blob | history
gas/testsuite/gas/aarch64/illegal-ldapr.l patch | blob | history
gas/testsuite/gas/aarch64/illegal.l patch | blob | history
gas/testsuite/gas/arm/mve-vctp-bad.l patch | blob | history
gas/testsuite/gas/arm/mve-vldr-bad-3.l patch | blob | history
gas/testsuite/gas/arm/mve-vldr-vstr-bad.l patch | blob | history
gas/testsuite/gas/arm/mve-vqdmlah-bad.l patch | blob | history
gas/testsuite/gas/arm/mve-vqdmlash-bad.l patch | blob | history
gas/testsuite/gas/arm/mve-vrint-bad.l patch | blob | history
gas/testsuite/gas/elf/dwarf-5-irp.d patch | blob | history
gas/testsuite/gas/elf/dwarf-5-irp.s patch | blob | history
gas/testsuite/gas/elf/elf.exp patch | blob | history
gas/testsuite/gas/elf/line.l [new file with mode: 0644] patch | blob
gas/testsuite/gas/elf/line.s [new file with mode: 0644] patch | blob
gas/testsuite/gas/mmix/err-greg1.s patch | blob | history

diff --git a/gas/input-scrub.c b/gas/input-scrub.c
index d9f1694cd94691be0e1c06932cffae3a18125361..a4d7f68df0efac46eb06b28e3100f5fea5ec0f22 100644 (file)
--- a/gas/input-scrub.c
+++ b/gas/input-scrub.c
@@ -440,7 +440,8 @@ bump_line_counters (void)
    number.  If it is -2, we decrement the logical line number (this is
    to support the .appfile pseudo-op inserted into the stream by
    do_scrub_chars).
-   If the fname is NULL, we don't change the current logical file name.
+   If fname is NULL, we don't change the current logical file name, unless
+   bit 3 of flags is set.
    Returns nonzero if the filename actually changes.  */
 
 int
@@ -460,6 +461,14 @@ new_logical_line_flags (const char *fname, /* DON'T destroy it!  We point to it!
     case 1 << 2:
       /* FIXME: we could check that include nesting is correct.  */
       break;
+    case 1 << 3:
+      if (line_number < 0 || fname != NULL || next_saved_file == NULL)
+       abort ();
+      if (next_saved_file->logical_input_file)
+       fname = next_saved_file->logical_input_file;
+      else
+       fname = next_saved_file->physical_input_file;
+      break;
     default:
       abort ();
     }
diff --git a/gas/macro.c b/gas/macro.c
index 0d143dc50467c4805f40aac32ef7a8cdf8095291..871a2a8e3a56e644801b6b5f106d9e83592ef41f 100644 (file)
--- a/gas/macro.c
+++ b/gas/macro.c
@@ -126,6 +126,21 @@ buffer_and_nest (const char *from, const char *to, sb *ptr,
   else
     from_len = strlen (from);
 
+  /* Except for macros record the present source position, such that
+     diagnostics and debug info will be properly associated with the
+     respective original lines, rather than with the line of the ending
+     directive (TO).  */
+  if (from == NULL || strcasecmp (from, "MACRO") != 0)
+    {
+      unsigned int line;
+      char *linefile;
+
+      as_where (&line);
+      linefile = xasprintf ("\t.linefile %u .\n", line);
+      sb_add_buffer (ptr, linefile, strlen (linefile));
+      xfree (linefile);
+    }
+
   while (more)
     {
       /* Try to find the first pseudo op on the line.  */
diff --git a/gas/read.c b/gas/read.c
index 7723ee7ba76bbb33f089103fbe471cdb86b2911f..e96ce221c7b59dbf14d81f79f3615b123c303d47 100644 (file)
--- a/gas/read.c
+++ b/gas/read.c
@@ -2067,7 +2067,7 @@ void
 s_app_line (int appline)
 {
   char *file = NULL;
-  int linenum;
+  int linenum, flags = 0;
 
   /* The given number is that of the next line.  */
   if (appline)
@@ -2092,7 +2092,6 @@ s_app_line (int appline)
             linenum);
   else
     {
-      int flags = 0;
       int length = 0;
 
       if (!appline)
@@ -2101,6 +2100,12 @@ s_app_line (int appline)
 
          if (*input_line_pointer == '"')
            file = demand_copy_string (&length);
+         else if (*input_line_pointer == '.')
+           {
+             /* buffer_and_nest() may insert this form.  */
+             ++input_line_pointer;
+             flags = 1 << 3;
+           }
 
          if (file)
            {
@@ -2147,7 +2152,7 @@ s_app_line (int appline)
            }
        }
 
-      if (appline || file)
+      if (appline || file || flags)
        {
          linenum--;
          new_logical_line_flags (file, linenum, flags);
@@ -2157,7 +2162,7 @@ s_app_line (int appline)
 #endif
        }
     }
-  if (appline || file)
+  if (appline || file || flags)
     demand_empty_rest_of_line ();
   else
     ignore_rest_of_line ();
diff --git a/gas/testsuite/gas/aarch64/illegal-ldapr.l b/gas/testsuite/gas/aarch64/illegal-ldapr.l
index f5d85f0e7a019672bbfed2672c497701bd8608ff..5179cf5a47778642a99dff3221cad22b61e685f5 100644 (file)
--- a/gas/testsuite/gas/aarch64/illegal-ldapr.l
+++ b/gas/testsuite/gas/aarch64/illegal-ldapr.l
@@ -2,15 +2,15 @@
 [^:]+:18: Error: operand mismatch -- `ldaprb x0,\[x1\]'
 [^:]+:19: Error: operand mismatch -- `ldaprh x0,\[x1\]'
 [^:]+:20: Error: the optional immediate offset can only be 0 at operand 2 -- `ldapr x0,\[x1,#8\]'
-[^:]+:24: Error: 64-bit integer or SP register expected at operand 2 -- `ldaprb w1,\[xz\]'
-[^:]+:24: Error: the optional immediate offset can only be 0 at operand 2 -- `ldaprb w1,\[x7,#8\]'
-[^:]+:24: Error: invalid addressing mode at operand 2 -- `ldaprb w1,\[x7,#8\]!'
-[^:]+:24: Error: invalid addressing mode at operand 2 -- `ldaprb w1,\[x7\],#8'
-[^:]+:24: Error: 64-bit integer or SP register expected at operand 2 -- `ldaprh w1,\[xz\]'
-[^:]+:24: Error: the optional immediate offset can only be 0 at operand 2 -- `ldaprh w1,\[x7,#8\]'
-[^:]+:24: Error: invalid addressing mode at operand 2 -- `ldaprh w1,\[x7,#8\]!'
-[^:]+:24: Error: invalid addressing mode at operand 2 -- `ldaprh w1,\[x7\],#8'
-[^:]+:24: Error: 64-bit integer or SP register expected at operand 2 -- `ldapr w1,\[xz\]'
-[^:]+:24: Error: the optional immediate offset can only be 0 at operand 2 -- `ldapr w1,\[x7,#8\]'
-[^:]+:24: Error: invalid addressing mode at operand 2 -- `ldapr w1,\[x7,#8\]!'
-[^:]+:24: Error: invalid addressing mode at operand 2 -- `ldapr w1,\[x7\],#8'
+[^:]+:23: Error: 64-bit integer or SP register expected at operand 2 -- `ldaprb w1,\[xz\]'
+[^:]+:23: Error: the optional immediate offset can only be 0 at operand 2 -- `ldaprb w1,\[x7,#8\]'
+[^:]+:23: Error: invalid addressing mode at operand 2 -- `ldaprb w1,\[x7,#8\]!'
+[^:]+:23: Error: invalid addressing mode at operand 2 -- `ldaprb w1,\[x7\],#8'
+[^:]+:23: Error: 64-bit integer or SP register expected at operand 2 -- `ldaprh w1,\[xz\]'
+[^:]+:23: Error: the optional immediate offset can only be 0 at operand 2 -- `ldaprh w1,\[x7,#8\]'
+[^:]+:23: Error: invalid addressing mode at operand 2 -- `ldaprh w1,\[x7,#8\]!'
+[^:]+:23: Error: invalid addressing mode at operand 2 -- `ldaprh w1,\[x7\],#8'
+[^:]+:23: Error: 64-bit integer or SP register expected at operand 2 -- `ldapr w1,\[xz\]'
+[^:]+:23: Error: the optional immediate offset can only be 0 at operand 2 -- `ldapr w1,\[x7,#8\]'
+[^:]+:23: Error: invalid addressing mode at operand 2 -- `ldapr w1,\[x7,#8\]!'
+[^:]+:23: Error: invalid addressing mode at operand 2 -- `ldapr w1,\[x7\],#8'
diff --git a/gas/testsuite/gas/aarch64/illegal.l b/gas/testsuite/gas/aarch64/illegal.l
index 75ef830a8f1e2e35574fb9c96d9c9c3a8683bb17..599e1fd8d04348f72e95028df9e6bca6c3df81b4 100644 (file)
--- a/gas/testsuite/gas/aarch64/illegal.l
+++ b/gas/testsuite/gas/aarch64/illegal.l
@@ -167,118 +167,118 @@
 [^:]*:235: Error: .*`msr SPSel,#2'
 [^:]*:237: Error: .*`tbl v0.16b,{v1.16b,v3.16b,v5.16b},v2.16b'
 [^:]*:238: Error: .*`tbx v0.8b,{v1.16b,v3.16b,v5.16b,v7.16b},v2.8b'
-[^:]*:264: Error: .*`ld2 {v0.8b,v2.8b},\[x0\],#16'
-[^:]*:264: Error: .*`ld2 {v0.8b,v1.8b,v2.8b,v3.8b},\[x0\],#32'
-[^:]*:264: Error: .*`ld2 {v0.8b,v2.8b},\[x0\],x7'
-[^:]*:264: Error: .*`ld2 {v0.8b,v1.8b,v2.8b,v3.8b},\[x0\],x7'
-[^:]*:264: Error: .*`ld2 {v0.4h,v2.4h},\[x0\],#16'
-[^:]*:264: Error: .*`ld2 {v0.4h,v1.4h,v2.4h,v3.4h},\[x0\],#32'
-[^:]*:264: Error: .*`ld2 {v0.4h,v2.4h},\[x0\],x7'
-[^:]*:264: Error: .*`ld2 {v0.4h,v1.4h,v2.4h,v3.4h},\[x0\],x7'
-[^:]*:264: Error: .*`ld2 {v0.2s,v2.2s},\[x0\],#16'
-[^:]*:264: Error: .*`ld2 {v0.2s,v1.2s,v2.2s,v3.2s},\[x0\],#32'
-[^:]*:264: Error: .*`ld2 {v0.2s,v2.2s},\[x0\],x7'
-[^:]*:264: Error: .*`ld2 {v0.2s,v1.2s,v2.2s,v3.2s},\[x0\],x7'
-[^:]*:264: Error: .*`st2 {v0.8b,v2.8b},\[x0\],#16'
-[^:]*:264: Error: .*`st2 {v0.8b,v1.8b,v2.8b,v3.8b},\[x0\],#32'
-[^:]*:264: Error: .*`st2 {v0.8b,v2.8b},\[x0\],x7'
-[^:]*:264: Error: .*`st2 {v0.8b,v1.8b,v2.8b,v3.8b},\[x0\],x7'
-[^:]*:264: Error: .*`st2 {v0.4h,v2.4h},\[x0\],#16'
-[^:]*:264: Error: .*`st2 {v0.4h,v1.4h,v2.4h,v3.4h},\[x0\],#32'
-[^:]*:264: Error: .*`st2 {v0.4h,v2.4h},\[x0\],x7'
-[^:]*:264: Error: .*`st2 {v0.4h,v1.4h,v2.4h,v3.4h},\[x0\],x7'
-[^:]*:264: Error: .*`st2 {v0.2s,v2.2s},\[x0\],#16'
-[^:]*:264: Error: .*`st2 {v0.2s,v1.2s,v2.2s,v3.2s},\[x0\],#32'
-[^:]*:264: Error: .*`st2 {v0.2s,v2.2s},\[x0\],x7'
-[^:]*:264: Error: .*`st2 {v0.2s,v1.2s,v2.2s,v3.2s},\[x0\],x7'
-[^:]*:270: Error: .*`ld2 {v0.16b,v2.16b},\[x0\],#32'
-[^:]*:270: Error: .*`ld2 {v0.16b,v1.16b,v2.16b,v3.16b},\[x0\],#64'
-[^:]*:270: Error: .*`ld2 {v0.16b,v2.16b},\[x0\],x7'
-[^:]*:270: Error: .*`ld2 {v0.16b,v1.16b,v2.16b,v3.16b},\[x0\],x7'
-[^:]*:270: Error: .*`ld2 {v0.8h,v2.8h},\[x0\],#32'
-[^:]*:270: Error: .*`ld2 {v0.8h,v1.8h,v2.8h,v3.8h},\[x0\],#64'
-[^:]*:270: Error: .*`ld2 {v0.8h,v2.8h},\[x0\],x7'
-[^:]*:270: Error: .*`ld2 {v0.8h,v1.8h,v2.8h,v3.8h},\[x0\],x7'
-[^:]*:270: Error: .*`ld2 {v0.4s,v2.4s},\[x0\],#32'
-[^:]*:270: Error: .*`ld2 {v0.4s,v1.4s,v2.4s,v3.4s},\[x0\],#64'
-[^:]*:270: Error: .*`ld2 {v0.4s,v2.4s},\[x0\],x7'
-[^:]*:270: Error: .*`ld2 {v0.4s,v1.4s,v2.4s,v3.4s},\[x0\],x7'
-[^:]*:270: Error: .*`ld2 {v0.2d,v2.2d},\[x0\],#32'
-[^:]*:270: Error: .*`ld2 {v0.2d,v1.2d,v2.2d,v3.2d},\[x0\],#64'
-[^:]*:270: Error: .*`ld2 {v0.2d,v2.2d},\[x0\],x7'
-[^:]*:270: Error: .*`ld2 {v0.2d,v1.2d,v2.2d,v3.2d},\[x0\],x7'
-[^:]*:270: Error: .*`st2 {v0.16b,v2.16b},\[x0\],#32'
-[^:]*:270: Error: .*`st2 {v0.16b,v1.16b,v2.16b,v3.16b},\[x0\],#64'
-[^:]*:270: Error: .*`st2 {v0.16b,v2.16b},\[x0\],x7'
-[^:]*:270: Error: .*`st2 {v0.16b,v1.16b,v2.16b,v3.16b},\[x0\],x7'
-[^:]*:270: Error: .*`st2 {v0.8h,v2.8h},\[x0\],#32'
-[^:]*:270: Error: .*`st2 {v0.8h,v1.8h,v2.8h,v3.8h},\[x0\],#64'
-[^:]*:270: Error: .*`st2 {v0.8h,v2.8h},\[x0\],x7'
-[^:]*:270: Error: .*`st2 {v0.8h,v1.8h,v2.8h,v3.8h},\[x0\],x7'
-[^:]*:270: Error: .*`st2 {v0.4s,v2.4s},\[x0\],#32'
-[^:]*:270: Error: .*`st2 {v0.4s,v1.4s,v2.4s,v3.4s},\[x0\],#64'
-[^:]*:270: Error: .*`st2 {v0.4s,v2.4s},\[x0\],x7'
-[^:]*:270: Error: .*`st2 {v0.4s,v1.4s,v2.4s,v3.4s},\[x0\],x7'
-[^:]*:270: Error: .*`st2 {v0.2d,v2.2d},\[x0\],#32'
-[^:]*:270: Error: .*`st2 {v0.2d,v1.2d,v2.2d,v3.2d},\[x0\],#64'
-[^:]*:270: Error: .*`st2 {v0.2d,v2.2d},\[x0\],x7'
-[^:]*:270: Error: .*`st2 {v0.2d,v1.2d,v2.2d,v3.2d},\[x0\],x7'
-[^:]*:290: Error: .*`ld3 {v0.8b,v2.8b,v4.8b},\[x0\],#24'
-[^:]*:290: Error: .*`ld4 {v0.8b,v2.8b,v4.8b,v6.8b},\[x0\],#32'
-[^:]*:290: Error: .*`ld3 {v0.8b,v2.8b,v4.8b},\[x0\],x7'
-[^:]*:290: Error: .*`ld4 {v0.8b,v2.8b,v4.8b,v6.8b},\[x0\],x7'
-[^:]*:290: Error: .*`ld3 {v0.4h,v2.4h,v4.4h},\[x0\],#24'
-[^:]*:290: Error: .*`ld4 {v0.4h,v2.4h,v4.4h,v6.4h},\[x0\],#32'
-[^:]*:290: Error: .*`ld3 {v0.4h,v2.4h,v4.4h},\[x0\],x7'
-[^:]*:290: Error: .*`ld4 {v0.4h,v2.4h,v4.4h,v6.4h},\[x0\],x7'
-[^:]*:290: Error: .*`ld3 {v0.2s,v2.2s,v4.2s},\[x0\],#24'
-[^:]*:290: Error: .*`ld4 {v0.2s,v2.2s,v4.2s,v6.2s},\[x0\],#32'
-[^:]*:290: Error: .*`ld3 {v0.2s,v2.2s,v4.2s},\[x0\],x7'
-[^:]*:290: Error: .*`ld4 {v0.2s,v2.2s,v4.2s,v6.2s},\[x0\],x7'
-[^:]*:290: Error: .*`st3 {v0.8b,v2.8b,v4.8b},\[x0\],#24'
-[^:]*:290: Error: .*`st4 {v0.8b,v2.8b,v4.8b,v6.8b},\[x0\],#32'
-[^:]*:290: Error: .*`st3 {v0.8b,v2.8b,v4.8b},\[x0\],x7'
-[^:]*:290: Error: .*`st4 {v0.8b,v2.8b,v4.8b,v6.8b},\[x0\],x7'
-[^:]*:290: Error: .*`st3 {v0.4h,v2.4h,v4.4h},\[x0\],#24'
-[^:]*:290: Error: .*`st4 {v0.4h,v2.4h,v4.4h,v6.4h},\[x0\],#32'
-[^:]*:290: Error: .*`st3 {v0.4h,v2.4h,v4.4h},\[x0\],x7'
-[^:]*:290: Error: .*`st4 {v0.4h,v2.4h,v4.4h,v6.4h},\[x0\],x7'
-[^:]*:290: Error: .*`st3 {v0.2s,v2.2s,v4.2s},\[x0\],#24'
-[^:]*:290: Error: .*`st4 {v0.2s,v2.2s,v4.2s,v6.2s},\[x0\],#32'
-[^:]*:290: Error: .*`st3 {v0.2s,v2.2s,v4.2s},\[x0\],x7'
-[^:]*:290: Error: .*`st4 {v0.2s,v2.2s,v4.2s,v6.2s},\[x0\],x7'
-[^:]*:296: Error: .*`ld3 {v0.16b,v2.16b,v4.16b},\[x0\],#48'
-[^:]*:296: Error: .*`ld4 {v0.16b,v2.16b,v4.16b,v6.16b},\[x0\],#64'
-[^:]*:296: Error: .*`ld3 {v0.16b,v2.16b,v4.16b},\[x0\],x7'
-[^:]*:296: Error: .*`ld4 {v0.16b,v2.16b,v4.16b,v6.16b},\[x0\],x7'
-[^:]*:296: Error: .*`ld3 {v0.8h,v2.8h,v4.8h},\[x0\],#48'
-[^:]*:296: Error: .*`ld4 {v0.8h,v2.8h,v4.8h,v6.8h},\[x0\],#64'
-[^:]*:296: Error: .*`ld3 {v0.8h,v2.8h,v4.8h},\[x0\],x7'
-[^:]*:296: Error: .*`ld4 {v0.8h,v2.8h,v4.8h,v6.8h},\[x0\],x7'
-[^:]*:296: Error: .*`ld3 {v0.4s,v2.4s,v4.4s},\[x0\],#48'
-[^:]*:296: Error: .*`ld4 {v0.4s,v2.4s,v4.4s,v6.4s},\[x0\],#64'
-[^:]*:296: Error: .*`ld3 {v0.4s,v2.4s,v4.4s},\[x0\],x7'
-[^:]*:296: Error: .*`ld4 {v0.4s,v2.4s,v4.4s,v6.4s},\[x0\],x7'
-[^:]*:296: Error: .*`ld3 {v0.2d,v2.2d,v4.2d},\[x0\],#48'
-[^:]*:296: Error: .*`ld4 {v0.2d,v2.2d,v4.2d,v6.2d},\[x0\],#64'
-[^:]*:296: Error: .*`ld3 {v0.2d,v2.2d,v4.2d},\[x0\],x7'
-[^:]*:296: Error: .*`ld4 {v0.2d,v2.2d,v4.2d,v6.2d},\[x0\],x7'
-[^:]*:296: Error: .*`st3 {v0.16b,v2.16b,v4.16b},\[x0\],#48'
-[^:]*:296: Error: .*`st4 {v0.16b,v2.16b,v4.16b,v6.16b},\[x0\],#64'
-[^:]*:296: Error: .*`st3 {v0.16b,v2.16b,v4.16b},\[x0\],x7'
-[^:]*:296: Error: .*`st4 {v0.16b,v2.16b,v4.16b,v6.16b},\[x0\],x7'
-[^:]*:296: Error: .*`st3 {v0.8h,v2.8h,v4.8h},\[x0\],#48'
-[^:]*:296: Error: .*`st4 {v0.8h,v2.8h,v4.8h,v6.8h},\[x0\],#64'
-[^:]*:296: Error: .*`st3 {v0.8h,v2.8h,v4.8h},\[x0\],x7'
-[^:]*:296: Error: .*`st4 {v0.8h,v2.8h,v4.8h,v6.8h},\[x0\],x7'
-[^:]*:296: Error: .*`st3 {v0.4s,v2.4s,v4.4s},\[x0\],#48'
-[^:]*:296: Error: .*`st4 {v0.4s,v2.4s,v4.4s,v6.4s},\[x0\],#64'
-[^:]*:296: Error: .*`st3 {v0.4s,v2.4s,v4.4s},\[x0\],x7'
-[^:]*:296: Error: .*`st4 {v0.4s,v2.4s,v4.4s,v6.4s},\[x0\],x7'
-[^:]*:296: Error: .*`st3 {v0.2d,v2.2d,v4.2d},\[x0\],#48'
-[^:]*:296: Error: .*`st4 {v0.2d,v2.2d,v4.2d,v6.2d},\[x0\],#64'
-[^:]*:296: Error: .*`st3 {v0.2d,v2.2d,v4.2d},\[x0\],x7'
-[^:]*:296: Error: .*`st4 {v0.2d,v2.2d,v4.2d,v6.2d},\[x0\],x7'
+[^:]*:262: Error: .*`ld2 {v0.8b,v2.8b},\[x0\],#16'
+[^:]*:262: Error: .*`ld2 {v0.8b,v1.8b,v2.8b,v3.8b},\[x0\],#32'
+[^:]*:262: Error: .*`ld2 {v0.8b,v2.8b},\[x0\],x7'
+[^:]*:262: Error: .*`ld2 {v0.8b,v1.8b,v2.8b,v3.8b},\[x0\],x7'
+[^:]*:262: Error: .*`ld2 {v0.4h,v2.4h},\[x0\],#16'
+[^:]*:262: Error: .*`ld2 {v0.4h,v1.4h,v2.4h,v3.4h},\[x0\],#32'
+[^:]*:262: Error: .*`ld2 {v0.4h,v2.4h},\[x0\],x7'
+[^:]*:262: Error: .*`ld2 {v0.4h,v1.4h,v2.4h,v3.4h},\[x0\],x7'
+[^:]*:262: Error: .*`ld2 {v0.2s,v2.2s},\[x0\],#16'
+[^:]*:262: Error: .*`ld2 {v0.2s,v1.2s,v2.2s,v3.2s},\[x0\],#32'
+[^:]*:262: Error: .*`ld2 {v0.2s,v2.2s},\[x0\],x7'
+[^:]*:262: Error: .*`ld2 {v0.2s,v1.2s,v2.2s,v3.2s},\[x0\],x7'
+[^:]*:262: Error: .*`st2 {v0.8b,v2.8b},\[x0\],#16'
+[^:]*:262: Error: .*`st2 {v0.8b,v1.8b,v2.8b,v3.8b},\[x0\],#32'
+[^:]*:262: Error: .*`st2 {v0.8b,v2.8b},\[x0\],x7'
+[^:]*:262: Error: .*`st2 {v0.8b,v1.8b,v2.8b,v3.8b},\[x0\],x7'
+[^:]*:262: Error: .*`st2 {v0.4h,v2.4h},\[x0\],#16'
+[^:]*:262: Error: .*`st2 {v0.4h,v1.4h,v2.4h,v3.4h},\[x0\],#32'
+[^:]*:262: Error: .*`st2 {v0.4h,v2.4h},\[x0\],x7'
+[^:]*:262: Error: .*`st2 {v0.4h,v1.4h,v2.4h,v3.4h},\[x0\],x7'
+[^:]*:262: Error: .*`st2 {v0.2s,v2.2s},\[x0\],#16'
+[^:]*:262: Error: .*`st2 {v0.2s,v1.2s,v2.2s,v3.2s},\[x0\],#32'
+[^:]*:262: Error: .*`st2 {v0.2s,v2.2s},\[x0\],x7'
+[^:]*:262: Error: .*`st2 {v0.2s,v1.2s,v2.2s,v3.2s},\[x0\],x7'
+[^:]*:268: Error: .*`ld2 {v0.16b,v2.16b},\[x0\],#32'
+[^:]*:268: Error: .*`ld2 {v0.16b,v1.16b,v2.16b,v3.16b},\[x0\],#64'
+[^:]*:268: Error: .*`ld2 {v0.16b,v2.16b},\[x0\],x7'
+[^:]*:268: Error: .*`ld2 {v0.16b,v1.16b,v2.16b,v3.16b},\[x0\],x7'
+[^:]*:268: Error: .*`ld2 {v0.8h,v2.8h},\[x0\],#32'
+[^:]*:268: Error: .*`ld2 {v0.8h,v1.8h,v2.8h,v3.8h},\[x0\],#64'
+[^:]*:268: Error: .*`ld2 {v0.8h,v2.8h},\[x0\],x7'
+[^:]*:268: Error: .*`ld2 {v0.8h,v1.8h,v2.8h,v3.8h},\[x0\],x7'
+[^:]*:268: Error: .*`ld2 {v0.4s,v2.4s},\[x0\],#32'
+[^:]*:268: Error: .*`ld2 {v0.4s,v1.4s,v2.4s,v3.4s},\[x0\],#64'
+[^:]*:268: Error: .*`ld2 {v0.4s,v2.4s},\[x0\],x7'
+[^:]*:268: Error: .*`ld2 {v0.4s,v1.4s,v2.4s,v3.4s},\[x0\],x7'
+[^:]*:268: Error: .*`ld2 {v0.2d,v2.2d},\[x0\],#32'
+[^:]*:268: Error: .*`ld2 {v0.2d,v1.2d,v2.2d,v3.2d},\[x0\],#64'
+[^:]*:268: Error: .*`ld2 {v0.2d,v2.2d},\[x0\],x7'
+[^:]*:268: Error: .*`ld2 {v0.2d,v1.2d,v2.2d,v3.2d},\[x0\],x7'
+[^:]*:268: Error: .*`st2 {v0.16b,v2.16b},\[x0\],#32'
+[^:]*:268: Error: .*`st2 {v0.16b,v1.16b,v2.16b,v3.16b},\[x0\],#64'
+[^:]*:268: Error: .*`st2 {v0.16b,v2.16b},\[x0\],x7'
+[^:]*:268: Error: .*`st2 {v0.16b,v1.16b,v2.16b,v3.16b},\[x0\],x7'
+[^:]*:268: Error: .*`st2 {v0.8h,v2.8h},\[x0\],#32'
+[^:]*:268: Error: .*`st2 {v0.8h,v1.8h,v2.8h,v3.8h},\[x0\],#64'
+[^:]*:268: Error: .*`st2 {v0.8h,v2.8h},\[x0\],x7'
+[^:]*:268: Error: .*`st2 {v0.8h,v1.8h,v2.8h,v3.8h},\[x0\],x7'
+[^:]*:268: Error: .*`st2 {v0.4s,v2.4s},\[x0\],#32'
+[^:]*:268: Error: .*`st2 {v0.4s,v1.4s,v2.4s,v3.4s},\[x0\],#64'
+[^:]*:268: Error: .*`st2 {v0.4s,v2.4s},\[x0\],x7'
+[^:]*:268: Error: .*`st2 {v0.4s,v1.4s,v2.4s,v3.4s},\[x0\],x7'
+[^:]*:268: Error: .*`st2 {v0.2d,v2.2d},\[x0\],#32'
+[^:]*:268: Error: .*`st2 {v0.2d,v1.2d,v2.2d,v3.2d},\[x0\],#64'
+[^:]*:268: Error: .*`st2 {v0.2d,v2.2d},\[x0\],x7'
+[^:]*:268: Error: .*`st2 {v0.2d,v1.2d,v2.2d,v3.2d},\[x0\],x7'
+[^:]*:288: Error: .*`ld3 {v0.8b,v2.8b,v4.8b},\[x0\],#24'
+[^:]*:288: Error: .*`ld4 {v0.8b,v2.8b,v4.8b,v6.8b},\[x0\],#32'
+[^:]*:288: Error: .*`ld3 {v0.8b,v2.8b,v4.8b},\[x0\],x7'
+[^:]*:288: Error: .*`ld4 {v0.8b,v2.8b,v4.8b,v6.8b},\[x0\],x7'
+[^:]*:288: Error: .*`ld3 {v0.4h,v2.4h,v4.4h},\[x0\],#24'
+[^:]*:288: Error: .*`ld4 {v0.4h,v2.4h,v4.4h,v6.4h},\[x0\],#32'
+[^:]*:288: Error: .*`ld3 {v0.4h,v2.4h,v4.4h},\[x0\],x7'
+[^:]*:288: Error: .*`ld4 {v0.4h,v2.4h,v4.4h,v6.4h},\[x0\],x7'
+[^:]*:288: Error: .*`ld3 {v0.2s,v2.2s,v4.2s},\[x0\],#24'
+[^:]*:288: Error: .*`ld4 {v0.2s,v2.2s,v4.2s,v6.2s},\[x0\],#32'
+[^:]*:288: Error: .*`ld3 {v0.2s,v2.2s,v4.2s},\[x0\],x7'
+[^:]*:288: Error: .*`ld4 {v0.2s,v2.2s,v4.2s,v6.2s},\[x0\],x7'
+[^:]*:288: Error: .*`st3 {v0.8b,v2.8b,v4.8b},\[x0\],#24'
+[^:]*:288: Error: .*`st4 {v0.8b,v2.8b,v4.8b,v6.8b},\[x0\],#32'
+[^:]*:288: Error: .*`st3 {v0.8b,v2.8b,v4.8b},\[x0\],x7'
+[^:]*:288: Error: .*`st4 {v0.8b,v2.8b,v4.8b,v6.8b},\[x0\],x7'
+[^:]*:288: Error: .*`st3 {v0.4h,v2.4h,v4.4h},\[x0\],#24'
+[^:]*:288: Error: .*`st4 {v0.4h,v2.4h,v4.4h,v6.4h},\[x0\],#32'
+[^:]*:288: Error: .*`st3 {v0.4h,v2.4h,v4.4h},\[x0\],x7'
+[^:]*:288: Error: .*`st4 {v0.4h,v2.4h,v4.4h,v6.4h},\[x0\],x7'
+[^:]*:288: Error: .*`st3 {v0.2s,v2.2s,v4.2s},\[x0\],#24'
+[^:]*:288: Error: .*`st4 {v0.2s,v2.2s,v4.2s,v6.2s},\[x0\],#32'
+[^:]*:288: Error: .*`st3 {v0.2s,v2.2s,v4.2s},\[x0\],x7'
+[^:]*:288: Error: .*`st4 {v0.2s,v2.2s,v4.2s,v6.2s},\[x0\],x7'
+[^:]*:294: Error: .*`ld3 {v0.16b,v2.16b,v4.16b},\[x0\],#48'
+[^:]*:294: Error: .*`ld4 {v0.16b,v2.16b,v4.16b,v6.16b},\[x0\],#64'
+[^:]*:294: Error: .*`ld3 {v0.16b,v2.16b,v4.16b},\[x0\],x7'
+[^:]*:294: Error: .*`ld4 {v0.16b,v2.16b,v4.16b,v6.16b},\[x0\],x7'
+[^:]*:294: Error: .*`ld3 {v0.8h,v2.8h,v4.8h},\[x0\],#48'
+[^:]*:294: Error: .*`ld4 {v0.8h,v2.8h,v4.8h,v6.8h},\[x0\],#64'
+[^:]*:294: Error: .*`ld3 {v0.8h,v2.8h,v4.8h},\[x0\],x7'
+[^:]*:294: Error: .*`ld4 {v0.8h,v2.8h,v4.8h,v6.8h},\[x0\],x7'
+[^:]*:294: Error: .*`ld3 {v0.4s,v2.4s,v4.4s},\[x0\],#48'
+[^:]*:294: Error: .*`ld4 {v0.4s,v2.4s,v4.4s,v6.4s},\[x0\],#64'
+[^:]*:294: Error: .*`ld3 {v0.4s,v2.4s,v4.4s},\[x0\],x7'
+[^:]*:294: Error: .*`ld4 {v0.4s,v2.4s,v4.4s,v6.4s},\[x0\],x7'
+[^:]*:294: Error: .*`ld3 {v0.2d,v2.2d,v4.2d},\[x0\],#48'
+[^:]*:294: Error: .*`ld4 {v0.2d,v2.2d,v4.2d,v6.2d},\[x0\],#64'
+[^:]*:294: Error: .*`ld3 {v0.2d,v2.2d,v4.2d},\[x0\],x7'
+[^:]*:294: Error: .*`ld4 {v0.2d,v2.2d,v4.2d,v6.2d},\[x0\],x7'
+[^:]*:294: Error: .*`st3 {v0.16b,v2.16b,v4.16b},\[x0\],#48'
+[^:]*:294: Error: .*`st4 {v0.16b,v2.16b,v4.16b,v6.16b},\[x0\],#64'
+[^:]*:294: Error: .*`st3 {v0.16b,v2.16b,v4.16b},\[x0\],x7'
+[^:]*:294: Error: .*`st4 {v0.16b,v2.16b,v4.16b,v6.16b},\[x0\],x7'
+[^:]*:294: Error: .*`st3 {v0.8h,v2.8h,v4.8h},\[x0\],#48'
+[^:]*:294: Error: .*`st4 {v0.8h,v2.8h,v4.8h,v6.8h},\[x0\],#64'
+[^:]*:294: Error: .*`st3 {v0.8h,v2.8h,v4.8h},\[x0\],x7'
+[^:]*:294: Error: .*`st4 {v0.8h,v2.8h,v4.8h,v6.8h},\[x0\],x7'
+[^:]*:294: Error: .*`st3 {v0.4s,v2.4s,v4.4s},\[x0\],#48'
+[^:]*:294: Error: .*`st4 {v0.4s,v2.4s,v4.4s,v6.4s},\[x0\],#64'
+[^:]*:294: Error: .*`st3 {v0.4s,v2.4s,v4.4s},\[x0\],x7'
+[^:]*:294: Error: .*`st4 {v0.4s,v2.4s,v4.4s,v6.4s},\[x0\],x7'
+[^:]*:294: Error: .*`st3 {v0.2d,v2.2d,v4.2d},\[x0\],#48'
+[^:]*:294: Error: .*`st4 {v0.2d,v2.2d,v4.2d,v6.2d},\[x0\],#64'
+[^:]*:294: Error: .*`st3 {v0.2d,v2.2d,v4.2d},\[x0\],x7'
+[^:]*:294: Error: .*`st4 {v0.2d,v2.2d,v4.2d,v6.2d},\[x0\],x7'
 [^:]*:300: Error: .*`ld1r {v0.8b,v1.8b},\[x0\],#1'
 [^:]*:301: Error: .*`ld1r {v0.16b,v1.16b},\[x0\],#1'
 [^:]*:302: Error: .*`ld1r {v0.4h,v1.4h},\[x0\],#2'
@@ -287,98 +287,98 @@
 [^:]*:305: Error: .*`ld1r {v0.4s,v1.4s},\[x0\],#4'
 [^:]*:306: Error: .*`ld1r {v0.1d,v1.1d},\[x0\],#8'
 [^:]*:307: Error: .*`ld1r {v0.2d,v1.2d},\[x0\],#8'
-[^:]*:322: Error: .*`ld2 {v0.h,v2.h}\[1\],\[x0\],#4'
-[^:]*:322: Error: .*`ld3 {v0.h,v2.h,v4.h}\[1\],\[x0\],#6'
-[^:]*:322: Error: .*`ld4 {v0.h,v2.h,v4.h,v6.h}\[1\],\[x0\],#8'
-[^:]*:322: Error: .*`ld2r {v0.4h,v2.4h},\[x0\],#4'
-[^:]*:322: Error: .*`ld3r {v0.4h,v2.4h,v4.4h},\[x0\],#6'
-[^:]*:322: Error: .*`ld4r {v0.4h,v2.4h,v4.4h,v6.4h},\[x0\],#8'
-[^:]*:322: Error: .*`ld2r {v0.8h,v2.8h},\[x0\],#4'
-[^:]*:322: Error: .*`ld3r {v0.8h,v2.8h,v4.8h},\[x0\],#6'
-[^:]*:322: Error: .*`ld4r {v0.8h,v2.8h,v4.8h,v6.8h},\[x0\],#8'
-[^:]*:322: Error: .*`st2 {v0.h,v2.h}\[1\],\[x0\],#4'
-[^:]*:322: Error: .*`st3 {v0.h,v2.h,v4.h}\[1\],\[x0\],#6'
-[^:]*:322: Error: .*`st4 {v0.h,v2.h,v4.h,v6.h}\[1\],\[x0\],#8'
-[^:]*:337: Error: .*`ld2 {v0.s,v2.s}\[1\],\[x0\],#8'
-[^:]*:337: Error: .*`ld3 {v0.s,v2.s,v4.s}\[1\],\[x0\],#12'
-[^:]*:337: Error: .*`ld4 {v0.s,v2.s,v4.s,v6.s}\[1\],\[x0\],#16'
-[^:]*:337: Error: .*`ld2r {v0.2s,v2.2s},\[x0\],#8'
-[^:]*:337: Error: .*`ld3r {v0.2s,v2.2s,v4.2s},\[x0\],#12'
-[^:]*:337: Error: .*`ld4r {v0.2s,v2.2s,v4.2s,v6.2s},\[x0\],#16'
-[^:]*:337: Error: .*`ld2r {v0.4s,v2.4s},\[x0\],#8'
-[^:]*:337: Error: .*`ld3r {v0.4s,v2.4s,v4.4s},\[x0\],#12'
-[^:]*:337: Error: .*`ld4r {v0.4s,v2.4s,v4.4s,v6.4s},\[x0\],#16'
-[^:]*:337: Error: .*`st2 {v0.s,v2.s}\[1\],\[x0\],#8'
-[^:]*:337: Error: .*`st3 {v0.s,v2.s,v4.s}\[1\],\[x0\],#12'
-[^:]*:337: Error: .*`st4 {v0.s,v2.s,v4.s,v6.s}\[1\],\[x0\],#16'
-[^:]*:352: Error: .*`ld2 {v0.d,v2.d}\[1\],\[x0\],#16'
-[^:]*:352: Error: .*`ld3 {v0.d,v2.d,v4.d}\[1\],\[x0\],#24'
-[^:]*:352: Error: .*`ld4 {v0.d,v2.d,v4.d,v6.d}\[1\],\[x0\],#32'
-[^:]*:352: Error: .*`ld2r {v0.1d,v2.1d},\[x0\],#16'
-[^:]*:352: Error: .*`ld3r {v0.1d,v2.1d,v4.1d},\[x0\],#24'
-[^:]*:352: Error: .*`ld4r {v0.1d,v2.1d,v4.1d,v6.1d},\[x0\],#32'
-[^:]*:352: Error: .*`ld2r {v0.2d,v2.2d},\[x0\],#16'
-[^:]*:352: Error: .*`ld3r {v0.2d,v2.2d,v4.2d},\[x0\],#24'
-[^:]*:352: Error: .*`ld4r {v0.2d,v2.2d,v4.2d,v6.2d},\[x0\],#32'
-[^:]*:352: Error: .*`st2 {v0.d,v2.d}\[1\],\[x0\],#16'
-[^:]*:352: Error: .*`st3 {v0.d,v2.d,v4.d}\[1\],\[x0\],#24'
-[^:]*:352: Error: .*`st4 {v0.d,v2.d,v4.d,v6.d}\[1\],\[x0\],#32'
-[^:]*:356: Error: .*`ld1r {v0.8b,v1.8b},\[x0\],x7'
-[^:]*:356: Error: .*`ld1r {v0.16b,v1.16b},\[x0\],x7'
-[^:]*:356: Error: .*`ld1r {v0.4h,v1.4h},\[x0\],x7'
-[^:]*:356: Error: .*`ld1r {v0.8h,v1.8h},\[x0\],x7'
-[^:]*:356: Error: .*`ld1r {v0.2s,v1.2s},\[x0\],x7'
-[^:]*:356: Error: .*`ld1r {v0.4s,v1.4s},\[x0\],x7'
-[^:]*:356: Error: .*`ld1r {v0.1d,v1.1d},\[x0\],x7'
-[^:]*:356: Error: .*`ld1r {v0.2d,v1.2d},\[x0\],x7'
-[^:]*:373: Error: .*`ld2 {v0.b,v2.b}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`ld3 {v0.b,v2.b,v4.b}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`ld4 {v0.b,v2.b,v4.b,v6.b}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`ld2 {v0.h,v2.h}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`ld3 {v0.h,v2.h,v4.h}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`ld4 {v0.h,v2.h,v4.h,v6.h}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`ld2 {v0.s,v2.s}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`ld3 {v0.s,v2.s,v4.s}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`ld4 {v0.s,v2.s,v4.s,v6.s}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`ld2 {v0.d,v2.d}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`ld3 {v0.d,v2.d,v4.d}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`ld4 {v0.d,v2.d,v4.d,v6.d}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`ld2r {v0.8b,v2.8b},\[x0\],x7'
-[^:]*:373: Error: .*`ld3r {v0.8b,v2.8b,v4.8b},\[x0\],x7'
-[^:]*:373: Error: .*`ld4r {v0.8b,v2.8b,v4.8b,v6.8b},\[x0\],x7'
-[^:]*:373: Error: .*`ld2r {v0.16b,v2.16b},\[x0\],x7'
-[^:]*:373: Error: .*`ld3r {v0.16b,v2.16b,v4.16b},\[x0\],x7'
-[^:]*:373: Error: .*`ld4r {v0.16b,v2.16b,v4.16b,v6.16b},\[x0\],x7'
-[^:]*:373: Error: .*`ld2r {v0.4h,v2.4h},\[x0\],x7'
-[^:]*:373: Error: .*`ld3r {v0.4h,v2.4h,v4.4h},\[x0\],x7'
-[^:]*:373: Error: .*`ld4r {v0.4h,v2.4h,v4.4h,v6.4h},\[x0\],x7'
-[^:]*:373: Error: .*`ld2r {v0.8h,v2.8h},\[x0\],x7'
-[^:]*:373: Error: .*`ld3r {v0.8h,v2.8h,v4.8h},\[x0\],x7'
-[^:]*:373: Error: .*`ld4r {v0.8h,v2.8h,v4.8h,v6.8h},\[x0\],x7'
-[^:]*:373: Error: .*`ld2r {v0.2s,v2.2s},\[x0\],x7'
-[^:]*:373: Error: .*`ld3r {v0.2s,v2.2s,v4.2s},\[x0\],x7'
-[^:]*:373: Error: .*`ld4r {v0.2s,v2.2s,v4.2s,v6.2s},\[x0\],x7'
-[^:]*:373: Error: .*`ld2r {v0.4s,v2.4s},\[x0\],x7'
-[^:]*:373: Error: .*`ld3r {v0.4s,v2.4s,v4.4s},\[x0\],x7'
-[^:]*:373: Error: .*`ld4r {v0.4s,v2.4s,v4.4s,v6.4s},\[x0\],x7'
-[^:]*:373: Error: .*`ld2r {v0.1d,v2.1d},\[x0\],x7'
-[^:]*:373: Error: .*`ld3r {v0.1d,v2.1d,v4.1d},\[x0\],x7'
-[^:]*:373: Error: .*`ld4r {v0.1d,v2.1d,v4.1d,v6.1d},\[x0\],x7'
-[^:]*:373: Error: .*`ld2r {v0.2d,v2.2d},\[x0\],x7'
-[^:]*:373: Error: .*`ld3r {v0.2d,v2.2d,v4.2d},\[x0\],x7'
-[^:]*:373: Error: .*`ld4r {v0.2d,v2.2d,v4.2d,v6.2d},\[x0\],x7'
-[^:]*:373: Error: .*`st2 {v0.b,v2.b}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`st3 {v0.b,v2.b,v4.b}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`st4 {v0.b,v2.b,v4.b,v6.b}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`st2 {v0.h,v2.h}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`st3 {v0.h,v2.h,v4.h}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`st4 {v0.h,v2.h,v4.h,v6.h}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`st2 {v0.s,v2.s}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`st3 {v0.s,v2.s,v4.s}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`st4 {v0.s,v2.s,v4.s,v6.s}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`st2 {v0.d,v2.d}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`st3 {v0.d,v2.d,v4.d}\[1\],\[x0\],x7'
-[^:]*:373: Error: .*`st4 {v0.d,v2.d,v4.d,v6.d}\[1\],\[x0\],x7'
+[^:]*:316: Error: .*`ld2 {v0.h,v2.h}\[1\],\[x0\],#4'
+[^:]*:316: Error: .*`ld3 {v0.h,v2.h,v4.h}\[1\],\[x0\],#6'
+[^:]*:316: Error: .*`ld4 {v0.h,v2.h,v4.h,v6.h}\[1\],\[x0\],#8'
+[^:]*:319: Error: .*`ld2r {v0.4h,v2.4h},\[x0\],#4'
+[^:]*:319: Error: .*`ld3r {v0.4h,v2.4h,v4.4h},\[x0\],#6'
+[^:]*:319: Error: .*`ld4r {v0.4h,v2.4h,v4.4h,v6.4h},\[x0\],#8'
+[^:]*:319: Error: .*`ld2r {v0.8h,v2.8h},\[x0\],#4'
+[^:]*:319: Error: .*`ld3r {v0.8h,v2.8h,v4.8h},\[x0\],#6'
+[^:]*:319: Error: .*`ld4r {v0.8h,v2.8h,v4.8h,v6.8h},\[x0\],#8'
+[^:]*:316: Error: .*`st2 {v0.h,v2.h}\[1\],\[x0\],#4'
+[^:]*:316: Error: .*`st3 {v0.h,v2.h,v4.h}\[1\],\[x0\],#6'
+[^:]*:316: Error: .*`st4 {v0.h,v2.h,v4.h,v6.h}\[1\],\[x0\],#8'
+[^:]*:331: Error: .*`ld2 {v0.s,v2.s}\[1\],\[x0\],#8'
+[^:]*:331: Error: .*`ld3 {v0.s,v2.s,v4.s}\[1\],\[x0\],#12'
+[^:]*:331: Error: .*`ld4 {v0.s,v2.s,v4.s,v6.s}\[1\],\[x0\],#16'
+[^:]*:334: Error: .*`ld2r {v0.2s,v2.2s},\[x0\],#8'
+[^:]*:334: Error: .*`ld3r {v0.2s,v2.2s,v4.2s},\[x0\],#12'
+[^:]*:334: Error: .*`ld4r {v0.2s,v2.2s,v4.2s,v6.2s},\[x0\],#16'
+[^:]*:334: Error: .*`ld2r {v0.4s,v2.4s},\[x0\],#8'
+[^:]*:334: Error: .*`ld3r {v0.4s,v2.4s,v4.4s},\[x0\],#12'
+[^:]*:334: Error: .*`ld4r {v0.4s,v2.4s,v4.4s,v6.4s},\[x0\],#16'
+[^:]*:331: Error: .*`st2 {v0.s,v2.s}\[1\],\[x0\],#8'
+[^:]*:331: Error: .*`st3 {v0.s,v2.s,v4.s}\[1\],\[x0\],#12'
+[^:]*:331: Error: .*`st4 {v0.s,v2.s,v4.s,v6.s}\[1\],\[x0\],#16'
+[^:]*:346: Error: .*`ld2 {v0.d,v2.d}\[1\],\[x0\],#16'
+[^:]*:346: Error: .*`ld3 {v0.d,v2.d,v4.d}\[1\],\[x0\],#24'
+[^:]*:346: Error: .*`ld4 {v0.d,v2.d,v4.d,v6.d}\[1\],\[x0\],#32'
+[^:]*:349: Error: .*`ld2r {v0.1d,v2.1d},\[x0\],#16'
+[^:]*:349: Error: .*`ld3r {v0.1d,v2.1d,v4.1d},\[x0\],#24'
+[^:]*:349: Error: .*`ld4r {v0.1d,v2.1d,v4.1d,v6.1d},\[x0\],#32'
+[^:]*:349: Error: .*`ld2r {v0.2d,v2.2d},\[x0\],#16'
+[^:]*:349: Error: .*`ld3r {v0.2d,v2.2d,v4.2d},\[x0\],#24'
+[^:]*:349: Error: .*`ld4r {v0.2d,v2.2d,v4.2d,v6.2d},\[x0\],#32'
+[^:]*:346: Error: .*`st2 {v0.d,v2.d}\[1\],\[x0\],#16'
+[^:]*:346: Error: .*`st3 {v0.d,v2.d,v4.d}\[1\],\[x0\],#24'
+[^:]*:346: Error: .*`st4 {v0.d,v2.d,v4.d,v6.d}\[1\],\[x0\],#32'
+[^:]*:355: Error: .*`ld1r {v0.8b,v1.8b},\[x0\],x7'
+[^:]*:355: Error: .*`ld1r {v0.16b,v1.16b},\[x0\],x7'
+[^:]*:355: Error: .*`ld1r {v0.4h,v1.4h},\[x0\],x7'
+[^:]*:355: Error: .*`ld1r {v0.8h,v1.8h},\[x0\],x7'
+[^:]*:355: Error: .*`ld1r {v0.2s,v1.2s},\[x0\],x7'
+[^:]*:355: Error: .*`ld1r {v0.4s,v1.4s},\[x0\],x7'
+[^:]*:355: Error: .*`ld1r {v0.1d,v1.1d},\[x0\],x7'
+[^:]*:355: Error: .*`ld1r {v0.2d,v1.2d},\[x0\],x7'
+[^:]*:366: Error: .*`ld2 {v0.b,v2.b}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`ld3 {v0.b,v2.b,v4.b}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`ld4 {v0.b,v2.b,v4.b,v6.b}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`ld2 {v0.h,v2.h}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`ld3 {v0.h,v2.h,v4.h}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`ld4 {v0.h,v2.h,v4.h,v6.h}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`ld2 {v0.s,v2.s}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`ld3 {v0.s,v2.s,v4.s}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`ld4 {v0.s,v2.s,v4.s,v6.s}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`ld2 {v0.d,v2.d}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`ld3 {v0.d,v2.d,v4.d}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`ld4 {v0.d,v2.d,v4.d,v6.d}\[1\],\[x0\],x7'
+[^:]*:370: Error: .*`ld2r {v0.8b,v2.8b},\[x0\],x7'
+[^:]*:370: Error: .*`ld3r {v0.8b,v2.8b,v4.8b},\[x0\],x7'
+[^:]*:370: Error: .*`ld4r {v0.8b,v2.8b,v4.8b,v6.8b},\[x0\],x7'
+[^:]*:370: Error: .*`ld2r {v0.16b,v2.16b},\[x0\],x7'
+[^:]*:370: Error: .*`ld3r {v0.16b,v2.16b,v4.16b},\[x0\],x7'
+[^:]*:370: Error: .*`ld4r {v0.16b,v2.16b,v4.16b,v6.16b},\[x0\],x7'
+[^:]*:370: Error: .*`ld2r {v0.4h,v2.4h},\[x0\],x7'
+[^:]*:370: Error: .*`ld3r {v0.4h,v2.4h,v4.4h},\[x0\],x7'
+[^:]*:370: Error: .*`ld4r {v0.4h,v2.4h,v4.4h,v6.4h},\[x0\],x7'
+[^:]*:370: Error: .*`ld2r {v0.8h,v2.8h},\[x0\],x7'
+[^:]*:370: Error: .*`ld3r {v0.8h,v2.8h,v4.8h},\[x0\],x7'
+[^:]*:370: Error: .*`ld4r {v0.8h,v2.8h,v4.8h,v6.8h},\[x0\],x7'
+[^:]*:370: Error: .*`ld2r {v0.2s,v2.2s},\[x0\],x7'
+[^:]*:370: Error: .*`ld3r {v0.2s,v2.2s,v4.2s},\[x0\],x7'
+[^:]*:370: Error: .*`ld4r {v0.2s,v2.2s,v4.2s,v6.2s},\[x0\],x7'
+[^:]*:370: Error: .*`ld2r {v0.4s,v2.4s},\[x0\],x7'
+[^:]*:370: Error: .*`ld3r {v0.4s,v2.4s,v4.4s},\[x0\],x7'
+[^:]*:370: Error: .*`ld4r {v0.4s,v2.4s,v4.4s,v6.4s},\[x0\],x7'
+[^:]*:370: Error: .*`ld2r {v0.1d,v2.1d},\[x0\],x7'
+[^:]*:370: Error: .*`ld3r {v0.1d,v2.1d,v4.1d},\[x0\],x7'
+[^:]*:370: Error: .*`ld4r {v0.1d,v2.1d,v4.1d,v6.1d},\[x0\],x7'
+[^:]*:370: Error: .*`ld2r {v0.2d,v2.2d},\[x0\],x7'
+[^:]*:370: Error: .*`ld3r {v0.2d,v2.2d,v4.2d},\[x0\],x7'
+[^:]*:370: Error: .*`ld4r {v0.2d,v2.2d,v4.2d,v6.2d},\[x0\],x7'
+[^:]*:366: Error: .*`st2 {v0.b,v2.b}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`st3 {v0.b,v2.b,v4.b}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`st4 {v0.b,v2.b,v4.b,v6.b}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`st2 {v0.h,v2.h}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`st3 {v0.h,v2.h,v4.h}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`st4 {v0.h,v2.h,v4.h,v6.h}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`st2 {v0.s,v2.s}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`st3 {v0.s,v2.s,v4.s}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`st4 {v0.s,v2.s,v4.s,v6.s}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`st2 {v0.d,v2.d}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`st3 {v0.d,v2.d,v4.d}\[1\],\[x0\],x7'
+[^:]*:366: Error: .*`st4 {v0.d,v2.d,v4.d,v6.d}\[1\],\[x0\],x7'
 [^:]*:396: Error: .*`ld2 {v0.8B,v2.8B},\[x0\]'
 [^:]*:396: Error: .*`ld3 {v0.8B,v2.8B,v4.8B},\[x0\]'
 [^:]*:396: Error: .*`ld4 {v0.8B,v2.8B,v4.8B,v6.8B},\[x0\]'
@@ -485,22 +485,22 @@
 [^:]*:452: Error: .*`ld4r {v0.2D,v2.2D,v4.2D,v6.2D},\[x0\]'
 [^:]*:454: Error: .*`pmull v0.1q,v1.1d,v2.1d'
 [^:]*:455: Error: .*`pmull2 v0.1q,v1.2d,v2.2d'
-[^:]*:463: Error: .*`scvtf d0,w1,33'
-[^:]*:463: Error: .*`scvtf s0,w0,33'
-[^:]*:463: Error: .*`scvtf d0,x1,65'
-[^:]*:463: Error: .*`scvtf s0,x1,65'
-[^:]*:463: Error: .*`ucvtf d0,w1,33'
-[^:]*:463: Error: .*`ucvtf s0,w0,33'
-[^:]*:463: Error: .*`ucvtf d0,x1,65'
-[^:]*:463: Error: .*`ucvtf s0,x1,65'
-[^:]*:469: Error: .*`fcvtzs w1,d0,33'
-[^:]*:469: Error: .*`fcvtzs w0,s0,33'
-[^:]*:469: Error: .*`fcvtzs x1,d0,65'
-[^:]*:469: Error: .*`fcvtzs x1,s0,65'
-[^:]*:469: Error: .*`fcvtzu w1,d0,33'
-[^:]*:469: Error: .*`fcvtzu w0,s0,33'
-[^:]*:469: Error: .*`fcvtzu x1,d0,65'
-[^:]*:469: Error: .*`fcvtzu x1,s0,65'
+[^:]*:459: Error: .*`scvtf d0,w1,33'
+[^:]*:460: Error: .*`scvtf s0,w0,33'
+[^:]*:461: Error: .*`scvtf d0,x1,65'
+[^:]*:462: Error: .*`scvtf s0,x1,65'
+[^:]*:459: Error: .*`ucvtf d0,w1,33'
+[^:]*:460: Error: .*`ucvtf s0,w0,33'
+[^:]*:461: Error: .*`ucvtf d0,x1,65'
+[^:]*:462: Error: .*`ucvtf s0,x1,65'
+[^:]*:465: Error: .*`fcvtzs w1,d0,33'
+[^:]*:466: Error: .*`fcvtzs w0,s0,33'
+[^:]*:467: Error: .*`fcvtzs x1,d0,65'
+[^:]*:468: Error: .*`fcvtzs x1,s0,65'
+[^:]*:465: Error: .*`fcvtzu w1,d0,33'
+[^:]*:466: Error: .*`fcvtzu w0,s0,33'
+[^:]*:467: Error: .*`fcvtzu x1,d0,65'
+[^:]*:468: Error: .*`fcvtzu x1,s0,65'
 [^:]*:472: Error: .*
 [^:]*:475: Error: .*`ldrh w0,\[x1,x2,lsr#1\]'
 [^:]*:477: Error: .*`add w0,w1,w2,ror#1'
diff --git a/gas/testsuite/gas/arm/mve-vctp-bad.l b/gas/testsuite/gas/arm/mve-vctp-bad.l
index 70e99ddcc21c973a2317f6783b58ec085ff2e385..837d3f429f50c199ba0224b5bec652a1ce16368e 100644 (file)
--- a/gas/testsuite/gas/arm/mve-vctp-bad.l
+++ b/gas/testsuite/gas/arm/mve-vctp-bad.l
@@ -1,36 +1,36 @@
 [^:]*: Assembler messages:
-[^:]*:8: Error: Type is not allowed for this instruction -- `vctp.s8 r13'
-[^:]*:8: Error: Type is not allowed for this instruction -- `vctp.u16 r13'
-[^:]*:8: Error: Type is not allowed for this instruction -- `vctp.f32 r13'
-[^:]*:8: Error: r15 not allowed here -- `vctp.8 r15'
-[^:]*:8: Error: r15 not allowed here -- `vctp.16 r15'
-[^:]*:8: Error: r15 not allowed here -- `vctp.32 r15'
-[^:]*:8: Error: r15 not allowed here -- `vctp.64 r15'
-[^:]*:8: Error: r15 not allowed here -- `vctp.s8 r15'
-[^:]*:8: Error: r15 not allowed here -- `vctp.u16 r15'
-[^:]*:8: Error: r15 not allowed here -- `vctp.f32 r15'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.8 r0'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.16 r0'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.32 r0'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.64 r0'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.f32 r0'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.8 r1'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.16 r1'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.32 r1'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.64 r1'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.f32 r1'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.8 r2'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.16 r2'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.32 r2'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.64 r2'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.f32 r2'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.8 r4'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.16 r4'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.32 r4'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.64 r4'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.f32 r4'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.8 r8'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.16 r8'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.32 r8'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.64 r8'
-[^:]*:14: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.f32 r8'
+[^:]*:6: Error: Type is not allowed for this instruction -- `vctp.s8 r13'
+[^:]*:6: Error: Type is not allowed for this instruction -- `vctp.u16 r13'
+[^:]*:6: Error: Type is not allowed for this instruction -- `vctp.f32 r13'
+[^:]*:6: Error: r15 not allowed here -- `vctp.8 r15'
+[^:]*:6: Error: r15 not allowed here -- `vctp.16 r15'
+[^:]*:6: Error: r15 not allowed here -- `vctp.32 r15'
+[^:]*:6: Error: r15 not allowed here -- `vctp.64 r15'
+[^:]*:6: Error: r15 not allowed here -- `vctp.s8 r15'
+[^:]*:6: Error: r15 not allowed here -- `vctp.u16 r15'
+[^:]*:6: Error: r15 not allowed here -- `vctp.f32 r15'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.8 r0'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.16 r0'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.32 r0'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.64 r0'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.f32 r0'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.8 r1'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.16 r1'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.32 r1'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.64 r1'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.f32 r1'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.8 r2'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.16 r2'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.32 r2'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.64 r2'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.f32 r2'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.8 r4'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.16 r4'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.32 r4'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.64 r4'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.f32 r4'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.8 r8'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.16 r8'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.32 r8'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.64 r8'
+[^:]*:12: Error: vector predicated instruction should be in VPT/VPST block -- `vctpt.f32 r8'
diff --git a/gas/testsuite/gas/arm/mve-vldr-bad-3.l b/gas/testsuite/gas/arm/mve-vldr-bad-3.l
index 4b773b109ebc9ccd7301e3891f1fb97487ddd085..78daa39ad048ed58c10d55f5baadb5155303c8df 100644 (file)
--- a/gas/testsuite/gas/arm/mve-vldr-bad-3.l
+++ b/gas/testsuite/gas/arm/mve-vldr-bad-3.l
@@ -133,37 +133,37 @@
 [^:]*:134: Error: syntax error -- `vldrweq.32 q0,\[r0\]'
 [^:]*:135: Error: vector predicated instruction should be in VPT/VPST block -- `vldrwt.32 q0,\[r0\]'
 [^:]*:137: Error: instruction missing MVE vector predication code -- `vldrw.32 q0,\[r0\]'
-[^:]*:140: Error: bad element type for instruction -- `vldrb.16 q0,\[r2,q3\]'
-[^:]*:140: Error: bad element type for instruction -- `vldrb.32 q0,\[r2,q3\]'
-[^:]*:140: Error: bad element type for instruction -- `vldrb.64 q0,\[r2,q3\]'
-[^:]*:140: Error: bad element type for instruction -- `vldrb.f16 q0,\[r2,q3\]'
-[^:]*:140: Error: bad element type for instruction -- `vldrb.f32 q0,\[r2,q3\]'
-[^:]*:140: Error: bad element type for instruction -- `vldrb.f64 q0,\[r2,q3\]'
-[^:]*:140: Error: bad element type for instruction -- `vldrb.p16 q0,\[r2,q3\]'
-[^:]*:140: Error: bad element type for instruction -- `vldrb.p32 q0,\[r2,q3\]'
-[^:]*:140: Error: bad element type for instruction -- `vldrb.p64 q0,\[r2,q3\]'
-[^:]*:140: Error: bad element type for instruction -- `vldrb.s8 q0,\[r2,q3\]'
-[^:]*:143: Error: bad element type for instruction -- `vldrh.8 q0,\[r2,q3,uxtw#1\]'
-[^:]*:143: Error: bad element type for instruction -- `vldrh.32 q0,\[r2,q3,uxtw#1\]'
-[^:]*:143: Error: bad element type for instruction -- `vldrh.64 q0,\[r2,q3,uxtw#1\]'
-[^:]*:143: Error: bad element type for instruction -- `vldrh.f32 q0,\[r2,q3,uxtw#1\]'
-[^:]*:143: Error: bad element type for instruction -- `vldrh.f64 q0,\[r2,q3,uxtw#1\]'
-[^:]*:143: Error: bad element type for instruction -- `vldrh.p32 q0,\[r2,q3,uxtw#1\]'
-[^:]*:143: Error: bad element type for instruction -- `vldrh.p64 q0,\[r2,q3,uxtw#1\]'
-[^:]*:143: Error: bad element type for instruction -- `vldrh.s16 q0,\[r2,q3,uxtw#1\]'
-[^:]*:146: Error: bad element type for instruction -- `vldrw.8 q0,\[r2,q3,uxtw#2\]'
-[^:]*:146: Error: bad element type for instruction -- `vldrw.16 q0,\[r2,q3,uxtw#2\]'
-[^:]*:146: Error: bad element type for instruction -- `vldrw.64 q0,\[r2,q3,uxtw#2\]'
-[^:]*:146: Error: bad element type for instruction -- `vldrw.f16 q0,\[r2,q3,uxtw#2\]'
-[^:]*:146: Error: bad element type for instruction -- `vldrw.f64 q0,\[r2,q3,uxtw#2\]'
-[^:]*:146: Error: bad element type for instruction -- `vldrw.p16 q0,\[r2,q3,uxtw#2\]'
-[^:]*:146: Error: bad element type for instruction -- `vldrw.p64 q0,\[r2,q3,uxtw#2\]'
-[^:]*:146: Error: bad element type for instruction -- `vldrw.s32 q0,\[r2,q3,uxtw#2\]'
-[^:]*:149: Error: bad element type for instruction -- `vldrd.8 q0,\[r2,q3,uxtw#3\]'
-[^:]*:149: Error: bad element type for instruction -- `vldrd.16 q0,\[r2,q3,uxtw#3\]'
-[^:]*:149: Error: bad element type for instruction -- `vldrd.32 q0,\[r2,q3,uxtw#3\]'
-[^:]*:149: Error: bad element type for instruction -- `vldrd.f16 q0,\[r2,q3,uxtw#3\]'
-[^:]*:149: Error: bad element type for instruction -- `vldrd.f32 q0,\[r2,q3,uxtw#3\]'
-[^:]*:149: Error: bad element type for instruction -- `vldrd.p16 q0,\[r2,q3,uxtw#3\]'
-[^:]*:149: Error: bad element type for instruction -- `vldrd.p32 q0,\[r2,q3,uxtw#3\]'
-[^:]*:149: Error: bad element type for instruction -- `vldrd.s64 q0,\[r2,q3,uxtw#3\]'
+[^:]*:139: Error: bad element type for instruction -- `vldrb.16 q0,\[r2,q3\]'
+[^:]*:139: Error: bad element type for instruction -- `vldrb.32 q0,\[r2,q3\]'
+[^:]*:139: Error: bad element type for instruction -- `vldrb.64 q0,\[r2,q3\]'
+[^:]*:139: Error: bad element type for instruction -- `vldrb.f16 q0,\[r2,q3\]'
+[^:]*:139: Error: bad element type for instruction -- `vldrb.f32 q0,\[r2,q3\]'
+[^:]*:139: Error: bad element type for instruction -- `vldrb.f64 q0,\[r2,q3\]'
+[^:]*:139: Error: bad element type for instruction -- `vldrb.p16 q0,\[r2,q3\]'
+[^:]*:139: Error: bad element type for instruction -- `vldrb.p32 q0,\[r2,q3\]'
+[^:]*:139: Error: bad element type for instruction -- `vldrb.p64 q0,\[r2,q3\]'
+[^:]*:139: Error: bad element type for instruction -- `vldrb.s8 q0,\[r2,q3\]'
+[^:]*:142: Error: bad element type for instruction -- `vldrh.8 q0,\[r2,q3,uxtw#1\]'
+[^:]*:142: Error: bad element type for instruction -- `vldrh.32 q0,\[r2,q3,uxtw#1\]'
+[^:]*:142: Error: bad element type for instruction -- `vldrh.64 q0,\[r2,q3,uxtw#1\]'
+[^:]*:142: Error: bad element type for instruction -- `vldrh.f32 q0,\[r2,q3,uxtw#1\]'
+[^:]*:142: Error: bad element type for instruction -- `vldrh.f64 q0,\[r2,q3,uxtw#1\]'
+[^:]*:142: Error: bad element type for instruction -- `vldrh.p32 q0,\[r2,q3,uxtw#1\]'
+[^:]*:142: Error: bad element type for instruction -- `vldrh.p64 q0,\[r2,q3,uxtw#1\]'
+[^:]*:142: Error: bad element type for instruction -- `vldrh.s16 q0,\[r2,q3,uxtw#1\]'
+[^:]*:145: Error: bad element type for instruction -- `vldrw.8 q0,\[r2,q3,uxtw#2\]'
+[^:]*:145: Error: bad element type for instruction -- `vldrw.16 q0,\[r2,q3,uxtw#2\]'
+[^:]*:145: Error: bad element type for instruction -- `vldrw.64 q0,\[r2,q3,uxtw#2\]'
+[^:]*:145: Error: bad element type for instruction -- `vldrw.f16 q0,\[r2,q3,uxtw#2\]'
+[^:]*:145: Error: bad element type for instruction -- `vldrw.f64 q0,\[r2,q3,uxtw#2\]'
+[^:]*:145: Error: bad element type for instruction -- `vldrw.p16 q0,\[r2,q3,uxtw#2\]'
+[^:]*:145: Error: bad element type for instruction -- `vldrw.p64 q0,\[r2,q3,uxtw#2\]'
+[^:]*:145: Error: bad element type for instruction -- `vldrw.s32 q0,\[r2,q3,uxtw#2\]'
+[^:]*:148: Error: bad element type for instruction -- `vldrd.8 q0,\[r2,q3,uxtw#3\]'
+[^:]*:148: Error: bad element type for instruction -- `vldrd.16 q0,\[r2,q3,uxtw#3\]'
+[^:]*:148: Error: bad element type for instruction -- `vldrd.32 q0,\[r2,q3,uxtw#3\]'
+[^:]*:148: Error: bad element type for instruction -- `vldrd.f16 q0,\[r2,q3,uxtw#3\]'
+[^:]*:148: Error: bad element type for instruction -- `vldrd.f32 q0,\[r2,q3,uxtw#3\]'
+[^:]*:148: Error: bad element type for instruction -- `vldrd.p16 q0,\[r2,q3,uxtw#3\]'
+[^:]*:148: Error: bad element type for instruction -- `vldrd.p32 q0,\[r2,q3,uxtw#3\]'
+[^:]*:148: Error: bad element type for instruction -- `vldrd.s64 q0,\[r2,q3,uxtw#3\]'
diff --git a/gas/testsuite/gas/arm/mve-vldr-vstr-bad.l b/gas/testsuite/gas/arm/mve-vldr-vstr-bad.l
index 2df3a37ac02b62ae4143ece4e705c2378e97ea18..84f5b6c05bdbe494f2a6f4556d4df39dc08f9500 100644 (file)
--- a/gas/testsuite/gas/arm/mve-vldr-vstr-bad.l
+++ b/gas/testsuite/gas/arm/mve-vldr-vstr-bad.l
@@ -1,811 +1,811 @@
 [^:]*: Assembler messages:
-[^:]*:12: Error: syntax error -- `vldrb.s8 q0,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q0,r0'
-[^:]*:12: Error: syntax error -- `vstrb.8 q0,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q0,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q0,r1'
-[^:]*:12: Error: syntax error -- `vstrb.8 q0,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q0,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q0,r2'
-[^:]*:12: Error: syntax error -- `vstrb.8 q0,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q0,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q0,r4'
-[^:]*:12: Error: syntax error -- `vstrb.8 q0,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q0,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q0,r7'
-[^:]*:12: Error: syntax error -- `vstrb.8 q0,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q0,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q0,r8'
-[^:]*:12: Error: syntax error -- `vstrb.8 q0,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q0,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q0,r10'
-[^:]*:12: Error: syntax error -- `vstrb.8 q0,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q0,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q0,r12'
-[^:]*:12: Error: syntax error -- `vstrb.8 q0,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q0,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q0,r14'
-[^:]*:12: Error: syntax error -- `vstrb.8 q0,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q1,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q1,r0'
-[^:]*:12: Error: syntax error -- `vstrb.8 q1,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q1,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q1,r1'
-[^:]*:12: Error: syntax error -- `vstrb.8 q1,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q1,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q1,r2'
-[^:]*:12: Error: syntax error -- `vstrb.8 q1,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q1,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q1,r4'
-[^:]*:12: Error: syntax error -- `vstrb.8 q1,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q1,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q1,r7'
-[^:]*:12: Error: syntax error -- `vstrb.8 q1,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q1,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q1,r8'
-[^:]*:12: Error: syntax error -- `vstrb.8 q1,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q1,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q1,r10'
-[^:]*:12: Error: syntax error -- `vstrb.8 q1,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q1,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q1,r12'
-[^:]*:12: Error: syntax error -- `vstrb.8 q1,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q1,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q1,r14'
-[^:]*:12: Error: syntax error -- `vstrb.8 q1,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q2,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q2,r0'
-[^:]*:12: Error: syntax error -- `vstrb.8 q2,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q2,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q2,r1'
-[^:]*:12: Error: syntax error -- `vstrb.8 q2,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q2,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q2,r2'
-[^:]*:12: Error: syntax error -- `vstrb.8 q2,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q2,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q2,r4'
-[^:]*:12: Error: syntax error -- `vstrb.8 q2,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q2,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q2,r7'
-[^:]*:12: Error: syntax error -- `vstrb.8 q2,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q2,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q2,r8'
-[^:]*:12: Error: syntax error -- `vstrb.8 q2,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q2,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q2,r10'
-[^:]*:12: Error: syntax error -- `vstrb.8 q2,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q2,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q2,r12'
-[^:]*:12: Error: syntax error -- `vstrb.8 q2,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q2,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q2,r14'
-[^:]*:12: Error: syntax error -- `vstrb.8 q2,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q4,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q4,r0'
-[^:]*:12: Error: syntax error -- `vstrb.8 q4,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q4,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q4,r1'
-[^:]*:12: Error: syntax error -- `vstrb.8 q4,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q4,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q4,r2'
-[^:]*:12: Error: syntax error -- `vstrb.8 q4,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q4,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q4,r4'
-[^:]*:12: Error: syntax error -- `vstrb.8 q4,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q4,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q4,r7'
-[^:]*:12: Error: syntax error -- `vstrb.8 q4,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q4,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q4,r8'
-[^:]*:12: Error: syntax error -- `vstrb.8 q4,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q4,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q4,r10'
-[^:]*:12: Error: syntax error -- `vstrb.8 q4,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q4,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q4,r12'
-[^:]*:12: Error: syntax error -- `vstrb.8 q4,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q4,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q4,r14'
-[^:]*:12: Error: syntax error -- `vstrb.8 q4,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q7,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q7,r0'
-[^:]*:12: Error: syntax error -- `vstrb.8 q7,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q7,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q7,r1'
-[^:]*:12: Error: syntax error -- `vstrb.8 q7,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q7,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q7,r2'
-[^:]*:12: Error: syntax error -- `vstrb.8 q7,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q7,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q7,r4'
-[^:]*:12: Error: syntax error -- `vstrb.8 q7,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q7,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q7,r7'
-[^:]*:12: Error: syntax error -- `vstrb.8 q7,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q7,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q7,r8'
-[^:]*:12: Error: syntax error -- `vstrb.8 q7,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q7,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q7,r10'
-[^:]*:12: Error: syntax error -- `vstrb.8 q7,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q7,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q7,r12'
-[^:]*:12: Error: syntax error -- `vstrb.8 q7,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s8 q7,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u8 q7,r14'
-[^:]*:12: Error: syntax error -- `vstrb.8 q7,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q0,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q0,r0'
-[^:]*:12: Error: syntax error -- `vstrb.16 q0,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q0,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q0,r1'
-[^:]*:12: Error: syntax error -- `vstrb.16 q0,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q0,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q0,r2'
-[^:]*:12: Error: syntax error -- `vstrb.16 q0,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q0,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q0,r4'
-[^:]*:12: Error: syntax error -- `vstrb.16 q0,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q0,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q0,r7'
-[^:]*:12: Error: syntax error -- `vstrb.16 q0,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q0,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q0,r8'
-[^:]*:12: Error: syntax error -- `vstrb.16 q0,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q0,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q0,r10'
-[^:]*:12: Error: syntax error -- `vstrb.16 q0,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q0,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q0,r12'
-[^:]*:12: Error: syntax error -- `vstrb.16 q0,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q0,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q0,r14'
-[^:]*:12: Error: syntax error -- `vstrb.16 q0,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q1,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q1,r0'
-[^:]*:12: Error: syntax error -- `vstrb.16 q1,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q1,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q1,r1'
-[^:]*:12: Error: syntax error -- `vstrb.16 q1,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q1,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q1,r2'
-[^:]*:12: Error: syntax error -- `vstrb.16 q1,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q1,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q1,r4'
-[^:]*:12: Error: syntax error -- `vstrb.16 q1,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q1,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q1,r7'
-[^:]*:12: Error: syntax error -- `vstrb.16 q1,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q1,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q1,r8'
-[^:]*:12: Error: syntax error -- `vstrb.16 q1,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q1,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q1,r10'
-[^:]*:12: Error: syntax error -- `vstrb.16 q1,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q1,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q1,r12'
-[^:]*:12: Error: syntax error -- `vstrb.16 q1,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q1,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q1,r14'
-[^:]*:12: Error: syntax error -- `vstrb.16 q1,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q2,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q2,r0'
-[^:]*:12: Error: syntax error -- `vstrb.16 q2,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q2,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q2,r1'
-[^:]*:12: Error: syntax error -- `vstrb.16 q2,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q2,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q2,r2'
-[^:]*:12: Error: syntax error -- `vstrb.16 q2,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q2,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q2,r4'
-[^:]*:12: Error: syntax error -- `vstrb.16 q2,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q2,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q2,r7'
-[^:]*:12: Error: syntax error -- `vstrb.16 q2,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q2,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q2,r8'
-[^:]*:12: Error: syntax error -- `vstrb.16 q2,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q2,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q2,r10'
-[^:]*:12: Error: syntax error -- `vstrb.16 q2,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q2,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q2,r12'
-[^:]*:12: Error: syntax error -- `vstrb.16 q2,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q2,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q2,r14'
-[^:]*:12: Error: syntax error -- `vstrb.16 q2,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q4,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q4,r0'
-[^:]*:12: Error: syntax error -- `vstrb.16 q4,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q4,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q4,r1'
-[^:]*:12: Error: syntax error -- `vstrb.16 q4,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q4,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q4,r2'
-[^:]*:12: Error: syntax error -- `vstrb.16 q4,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q4,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q4,r4'
-[^:]*:12: Error: syntax error -- `vstrb.16 q4,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q4,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q4,r7'
-[^:]*:12: Error: syntax error -- `vstrb.16 q4,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q4,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q4,r8'
-[^:]*:12: Error: syntax error -- `vstrb.16 q4,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q4,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q4,r10'
-[^:]*:12: Error: syntax error -- `vstrb.16 q4,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q4,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q4,r12'
-[^:]*:12: Error: syntax error -- `vstrb.16 q4,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q4,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q4,r14'
-[^:]*:12: Error: syntax error -- `vstrb.16 q4,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q7,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q7,r0'
-[^:]*:12: Error: syntax error -- `vstrb.16 q7,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q7,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q7,r1'
-[^:]*:12: Error: syntax error -- `vstrb.16 q7,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q7,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q7,r2'
-[^:]*:12: Error: syntax error -- `vstrb.16 q7,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q7,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q7,r4'
-[^:]*:12: Error: syntax error -- `vstrb.16 q7,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q7,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q7,r7'
-[^:]*:12: Error: syntax error -- `vstrb.16 q7,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q7,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q7,r8'
-[^:]*:12: Error: syntax error -- `vstrb.16 q7,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q7,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q7,r10'
-[^:]*:12: Error: syntax error -- `vstrb.16 q7,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q7,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q7,r12'
-[^:]*:12: Error: syntax error -- `vstrb.16 q7,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s16 q7,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u16 q7,r14'
-[^:]*:12: Error: syntax error -- `vstrb.16 q7,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q0,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q0,r0'
-[^:]*:12: Error: syntax error -- `vstrb.32 q0,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q0,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q0,r1'
-[^:]*:12: Error: syntax error -- `vstrb.32 q0,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q0,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q0,r2'
-[^:]*:12: Error: syntax error -- `vstrb.32 q0,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q0,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q0,r4'
-[^:]*:12: Error: syntax error -- `vstrb.32 q0,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q0,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q0,r7'
-[^:]*:12: Error: syntax error -- `vstrb.32 q0,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q0,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q0,r8'
-[^:]*:12: Error: syntax error -- `vstrb.32 q0,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q0,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q0,r10'
-[^:]*:12: Error: syntax error -- `vstrb.32 q0,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q0,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q0,r12'
-[^:]*:12: Error: syntax error -- `vstrb.32 q0,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q0,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q0,r14'
-[^:]*:12: Error: syntax error -- `vstrb.32 q0,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q1,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q1,r0'
-[^:]*:12: Error: syntax error -- `vstrb.32 q1,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q1,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q1,r1'
-[^:]*:12: Error: syntax error -- `vstrb.32 q1,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q1,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q1,r2'
-[^:]*:12: Error: syntax error -- `vstrb.32 q1,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q1,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q1,r4'
-[^:]*:12: Error: syntax error -- `vstrb.32 q1,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q1,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q1,r7'
-[^:]*:12: Error: syntax error -- `vstrb.32 q1,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q1,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q1,r8'
-[^:]*:12: Error: syntax error -- `vstrb.32 q1,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q1,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q1,r10'
-[^:]*:12: Error: syntax error -- `vstrb.32 q1,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q1,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q1,r12'
-[^:]*:12: Error: syntax error -- `vstrb.32 q1,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q1,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q1,r14'
-[^:]*:12: Error: syntax error -- `vstrb.32 q1,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q2,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q2,r0'
-[^:]*:12: Error: syntax error -- `vstrb.32 q2,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q2,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q2,r1'
-[^:]*:12: Error: syntax error -- `vstrb.32 q2,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q2,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q2,r2'
-[^:]*:12: Error: syntax error -- `vstrb.32 q2,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q2,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q2,r4'
-[^:]*:12: Error: syntax error -- `vstrb.32 q2,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q2,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q2,r7'
-[^:]*:12: Error: syntax error -- `vstrb.32 q2,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q2,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q2,r8'
-[^:]*:12: Error: syntax error -- `vstrb.32 q2,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q2,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q2,r10'
-[^:]*:12: Error: syntax error -- `vstrb.32 q2,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q2,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q2,r12'
-[^:]*:12: Error: syntax error -- `vstrb.32 q2,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q2,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q2,r14'
-[^:]*:12: Error: syntax error -- `vstrb.32 q2,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q4,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q4,r0'
-[^:]*:12: Error: syntax error -- `vstrb.32 q4,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q4,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q4,r1'
-[^:]*:12: Error: syntax error -- `vstrb.32 q4,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q4,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q4,r2'
-[^:]*:12: Error: syntax error -- `vstrb.32 q4,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q4,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q4,r4'
-[^:]*:12: Error: syntax error -- `vstrb.32 q4,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q4,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q4,r7'
-[^:]*:12: Error: syntax error -- `vstrb.32 q4,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q4,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q4,r8'
-[^:]*:12: Error: syntax error -- `vstrb.32 q4,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q4,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q4,r10'
-[^:]*:12: Error: syntax error -- `vstrb.32 q4,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q4,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q4,r12'
-[^:]*:12: Error: syntax error -- `vstrb.32 q4,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q4,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q4,r14'
-[^:]*:12: Error: syntax error -- `vstrb.32 q4,r14'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q7,r0'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q7,r0'
-[^:]*:12: Error: syntax error -- `vstrb.32 q7,r0'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q7,r1'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q7,r1'
-[^:]*:12: Error: syntax error -- `vstrb.32 q7,r1'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q7,r2'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q7,r2'
-[^:]*:12: Error: syntax error -- `vstrb.32 q7,r2'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q7,r4'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q7,r4'
-[^:]*:12: Error: syntax error -- `vstrb.32 q7,r4'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q7,r7'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q7,r7'
-[^:]*:12: Error: syntax error -- `vstrb.32 q7,r7'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q7,r8'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q7,r8'
-[^:]*:12: Error: syntax error -- `vstrb.32 q7,r8'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q7,r10'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q7,r10'
-[^:]*:12: Error: syntax error -- `vstrb.32 q7,r10'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q7,r12'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q7,r12'
-[^:]*:12: Error: syntax error -- `vstrb.32 q7,r12'
-[^:]*:12: Error: syntax error -- `vldrb.s32 q7,r14'
-[^:]*:12: Error: syntax error -- `vldrb.u32 q7,r14'
-[^:]*:12: Error: syntax error -- `vstrb.32 q7,r14'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q0,r0'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q0,r0'
-[^:]*:22: Error: syntax error -- `vstrh.16 q0,r0'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q0,r1'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q0,r1'
-[^:]*:22: Error: syntax error -- `vstrh.16 q0,r1'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q0,r2'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q0,r2'
-[^:]*:22: Error: syntax error -- `vstrh.16 q0,r2'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q0,r4'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q0,r4'
-[^:]*:22: Error: syntax error -- `vstrh.16 q0,r4'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q0,r7'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q0,r7'
-[^:]*:22: Error: syntax error -- `vstrh.16 q0,r7'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q0,r8'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q0,r8'
-[^:]*:22: Error: syntax error -- `vstrh.16 q0,r8'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q0,r10'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q0,r10'
-[^:]*:22: Error: syntax error -- `vstrh.16 q0,r10'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q0,r12'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q0,r12'
-[^:]*:22: Error: syntax error -- `vstrh.16 q0,r12'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q0,r14'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q0,r14'
-[^:]*:22: Error: syntax error -- `vstrh.16 q0,r14'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q1,r0'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q1,r0'
-[^:]*:22: Error: syntax error -- `vstrh.16 q1,r0'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q1,r1'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q1,r1'
-[^:]*:22: Error: syntax error -- `vstrh.16 q1,r1'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q1,r2'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q1,r2'
-[^:]*:22: Error: syntax error -- `vstrh.16 q1,r2'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q1,r4'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q1,r4'
-[^:]*:22: Error: syntax error -- `vstrh.16 q1,r4'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q1,r7'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q1,r7'
-[^:]*:22: Error: syntax error -- `vstrh.16 q1,r7'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q1,r8'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q1,r8'
-[^:]*:22: Error: syntax error -- `vstrh.16 q1,r8'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q1,r10'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q1,r10'
-[^:]*:22: Error: syntax error -- `vstrh.16 q1,r10'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q1,r12'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q1,r12'
-[^:]*:22: Error: syntax error -- `vstrh.16 q1,r12'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q1,r14'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q1,r14'
-[^:]*:22: Error: syntax error -- `vstrh.16 q1,r14'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q2,r0'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q2,r0'
-[^:]*:22: Error: syntax error -- `vstrh.16 q2,r0'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q2,r1'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q2,r1'
-[^:]*:22: Error: syntax error -- `vstrh.16 q2,r1'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q2,r2'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q2,r2'
-[^:]*:22: Error: syntax error -- `vstrh.16 q2,r2'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q2,r4'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q2,r4'
-[^:]*:22: Error: syntax error -- `vstrh.16 q2,r4'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q2,r7'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q2,r7'
-[^:]*:22: Error: syntax error -- `vstrh.16 q2,r7'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q2,r8'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q2,r8'
-[^:]*:22: Error: syntax error -- `vstrh.16 q2,r8'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q2,r10'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q2,r10'
-[^:]*:22: Error: syntax error -- `vstrh.16 q2,r10'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q2,r12'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q2,r12'
-[^:]*:22: Error: syntax error -- `vstrh.16 q2,r12'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q2,r14'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q2,r14'
-[^:]*:22: Error: syntax error -- `vstrh.16 q2,r14'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q4,r0'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q4,r0'
-[^:]*:22: Error: syntax error -- `vstrh.16 q4,r0'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q4,r1'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q4,r1'
-[^:]*:22: Error: syntax error -- `vstrh.16 q4,r1'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q4,r2'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q4,r2'
-[^:]*:22: Error: syntax error -- `vstrh.16 q4,r2'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q4,r4'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q4,r4'
-[^:]*:22: Error: syntax error -- `vstrh.16 q4,r4'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q4,r7'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q4,r7'
-[^:]*:22: Error: syntax error -- `vstrh.16 q4,r7'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q4,r8'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q4,r8'
-[^:]*:22: Error: syntax error -- `vstrh.16 q4,r8'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q4,r10'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q4,r10'
-[^:]*:22: Error: syntax error -- `vstrh.16 q4,r10'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q4,r12'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q4,r12'
-[^:]*:22: Error: syntax error -- `vstrh.16 q4,r12'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q4,r14'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q4,r14'
-[^:]*:22: Error: syntax error -- `vstrh.16 q4,r14'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q7,r0'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q7,r0'
-[^:]*:22: Error: syntax error -- `vstrh.16 q7,r0'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q7,r1'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q7,r1'
-[^:]*:22: Error: syntax error -- `vstrh.16 q7,r1'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q7,r2'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q7,r2'
-[^:]*:22: Error: syntax error -- `vstrh.16 q7,r2'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q7,r4'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q7,r4'
-[^:]*:22: Error: syntax error -- `vstrh.16 q7,r4'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q7,r7'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q7,r7'
-[^:]*:22: Error: syntax error -- `vstrh.16 q7,r7'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q7,r8'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q7,r8'
-[^:]*:22: Error: syntax error -- `vstrh.16 q7,r8'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q7,r10'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q7,r10'
-[^:]*:22: Error: syntax error -- `vstrh.16 q7,r10'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q7,r12'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q7,r12'
-[^:]*:22: Error: syntax error -- `vstrh.16 q7,r12'
-[^:]*:22: Error: syntax error -- `vldrh.s16 q7,r14'
-[^:]*:22: Error: syntax error -- `vldrh.u16 q7,r14'
-[^:]*:22: Error: syntax error -- `vstrh.16 q7,r14'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q0,r0'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q0,r0'
-[^:]*:22: Error: syntax error -- `vstrh.32 q0,r0'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q0,r1'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q0,r1'
-[^:]*:22: Error: syntax error -- `vstrh.32 q0,r1'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q0,r2'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q0,r2'
-[^:]*:22: Error: syntax error -- `vstrh.32 q0,r2'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q0,r4'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q0,r4'
-[^:]*:22: Error: syntax error -- `vstrh.32 q0,r4'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q0,r7'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q0,r7'
-[^:]*:22: Error: syntax error -- `vstrh.32 q0,r7'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q0,r8'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q0,r8'
-[^:]*:22: Error: syntax error -- `vstrh.32 q0,r8'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q0,r10'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q0,r10'
-[^:]*:22: Error: syntax error -- `vstrh.32 q0,r10'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q0,r12'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q0,r12'
-[^:]*:22: Error: syntax error -- `vstrh.32 q0,r12'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q0,r14'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q0,r14'
-[^:]*:22: Error: syntax error -- `vstrh.32 q0,r14'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q1,r0'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q1,r0'
-[^:]*:22: Error: syntax error -- `vstrh.32 q1,r0'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q1,r1'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q1,r1'
-[^:]*:22: Error: syntax error -- `vstrh.32 q1,r1'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q1,r2'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q1,r2'
-[^:]*:22: Error: syntax error -- `vstrh.32 q1,r2'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q1,r4'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q1,r4'
-[^:]*:22: Error: syntax error -- `vstrh.32 q1,r4'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q1,r7'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q1,r7'
-[^:]*:22: Error: syntax error -- `vstrh.32 q1,r7'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q1,r8'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q1,r8'
-[^:]*:22: Error: syntax error -- `vstrh.32 q1,r8'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q1,r10'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q1,r10'
-[^:]*:22: Error: syntax error -- `vstrh.32 q1,r10'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q1,r12'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q1,r12'
-[^:]*:22: Error: syntax error -- `vstrh.32 q1,r12'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q1,r14'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q1,r14'
-[^:]*:22: Error: syntax error -- `vstrh.32 q1,r14'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q2,r0'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q2,r0'
-[^:]*:22: Error: syntax error -- `vstrh.32 q2,r0'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q2,r1'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q2,r1'
-[^:]*:22: Error: syntax error -- `vstrh.32 q2,r1'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q2,r2'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q2,r2'
-[^:]*:22: Error: syntax error -- `vstrh.32 q2,r2'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q2,r4'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q2,r4'
-[^:]*:22: Error: syntax error -- `vstrh.32 q2,r4'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q2,r7'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q2,r7'
-[^:]*:22: Error: syntax error -- `vstrh.32 q2,r7'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q2,r8'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q2,r8'
-[^:]*:22: Error: syntax error -- `vstrh.32 q2,r8'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q2,r10'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q2,r10'
-[^:]*:22: Error: syntax error -- `vstrh.32 q2,r10'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q2,r12'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q2,r12'
-[^:]*:22: Error: syntax error -- `vstrh.32 q2,r12'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q2,r14'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q2,r14'
-[^:]*:22: Error: syntax error -- `vstrh.32 q2,r14'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q4,r0'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q4,r0'
-[^:]*:22: Error: syntax error -- `vstrh.32 q4,r0'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q4,r1'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q4,r1'
-[^:]*:22: Error: syntax error -- `vstrh.32 q4,r1'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q4,r2'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q4,r2'
-[^:]*:22: Error: syntax error -- `vstrh.32 q4,r2'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q4,r4'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q4,r4'
-[^:]*:22: Error: syntax error -- `vstrh.32 q4,r4'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q4,r7'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q4,r7'
-[^:]*:22: Error: syntax error -- `vstrh.32 q4,r7'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q4,r8'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q4,r8'
-[^:]*:22: Error: syntax error -- `vstrh.32 q4,r8'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q4,r10'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q4,r10'
-[^:]*:22: Error: syntax error -- `vstrh.32 q4,r10'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q4,r12'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q4,r12'
-[^:]*:22: Error: syntax error -- `vstrh.32 q4,r12'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q4,r14'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q4,r14'
-[^:]*:22: Error: syntax error -- `vstrh.32 q4,r14'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q7,r0'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q7,r0'
-[^:]*:22: Error: syntax error -- `vstrh.32 q7,r0'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q7,r1'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q7,r1'
-[^:]*:22: Error: syntax error -- `vstrh.32 q7,r1'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q7,r2'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q7,r2'
-[^:]*:22: Error: syntax error -- `vstrh.32 q7,r2'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q7,r4'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q7,r4'
-[^:]*:22: Error: syntax error -- `vstrh.32 q7,r4'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q7,r7'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q7,r7'
-[^:]*:22: Error: syntax error -- `vstrh.32 q7,r7'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q7,r8'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q7,r8'
-[^:]*:22: Error: syntax error -- `vstrh.32 q7,r8'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q7,r10'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q7,r10'
-[^:]*:22: Error: syntax error -- `vstrh.32 q7,r10'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q7,r12'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q7,r12'
-[^:]*:22: Error: syntax error -- `vstrh.32 q7,r12'
-[^:]*:22: Error: syntax error -- `vldrh.s32 q7,r14'
-[^:]*:22: Error: syntax error -- `vldrh.u32 q7,r14'
-[^:]*:22: Error: syntax error -- `vstrh.32 q7,r14'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q0,r0'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q0,r0'
-[^:]*:30: Error: syntax error -- `vstrw.32 q0,r0'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q0,r1'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q0,r1'
-[^:]*:30: Error: syntax error -- `vstrw.32 q0,r1'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q0,r2'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q0,r2'
-[^:]*:30: Error: syntax error -- `vstrw.32 q0,r2'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q0,r4'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q0,r4'
-[^:]*:30: Error: syntax error -- `vstrw.32 q0,r4'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q0,r7'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q0,r7'
-[^:]*:30: Error: syntax error -- `vstrw.32 q0,r7'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q0,r8'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q0,r8'
-[^:]*:30: Error: syntax error -- `vstrw.32 q0,r8'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q0,r10'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q0,r10'
-[^:]*:30: Error: syntax error -- `vstrw.32 q0,r10'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q0,r12'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q0,r12'
-[^:]*:30: Error: syntax error -- `vstrw.32 q0,r12'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q0,r14'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q0,r14'
-[^:]*:30: Error: syntax error -- `vstrw.32 q0,r14'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q1,r0'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q1,r0'
-[^:]*:30: Error: syntax error -- `vstrw.32 q1,r0'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q1,r1'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q1,r1'
-[^:]*:30: Error: syntax error -- `vstrw.32 q1,r1'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q1,r2'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q1,r2'
-[^:]*:30: Error: syntax error -- `vstrw.32 q1,r2'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q1,r4'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q1,r4'
-[^:]*:30: Error: syntax error -- `vstrw.32 q1,r4'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q1,r7'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q1,r7'
-[^:]*:30: Error: syntax error -- `vstrw.32 q1,r7'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q1,r8'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q1,r8'
-[^:]*:30: Error: syntax error -- `vstrw.32 q1,r8'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q1,r10'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q1,r10'
-[^:]*:30: Error: syntax error -- `vstrw.32 q1,r10'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q1,r12'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q1,r12'
-[^:]*:30: Error: syntax error -- `vstrw.32 q1,r12'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q1,r14'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q1,r14'
-[^:]*:30: Error: syntax error -- `vstrw.32 q1,r14'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q2,r0'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q2,r0'
-[^:]*:30: Error: syntax error -- `vstrw.32 q2,r0'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q2,r1'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q2,r1'
-[^:]*:30: Error: syntax error -- `vstrw.32 q2,r1'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q2,r2'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q2,r2'
-[^:]*:30: Error: syntax error -- `vstrw.32 q2,r2'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q2,r4'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q2,r4'
-[^:]*:30: Error: syntax error -- `vstrw.32 q2,r4'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q2,r7'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q2,r7'
-[^:]*:30: Error: syntax error -- `vstrw.32 q2,r7'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q2,r8'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q2,r8'
-[^:]*:30: Error: syntax error -- `vstrw.32 q2,r8'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q2,r10'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q2,r10'
-[^:]*:30: Error: syntax error -- `vstrw.32 q2,r10'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q2,r12'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q2,r12'
-[^:]*:30: Error: syntax error -- `vstrw.32 q2,r12'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q2,r14'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q2,r14'
-[^:]*:30: Error: syntax error -- `vstrw.32 q2,r14'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q4,r0'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q4,r0'
-[^:]*:30: Error: syntax error -- `vstrw.32 q4,r0'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q4,r1'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q4,r1'
-[^:]*:30: Error: syntax error -- `vstrw.32 q4,r1'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q4,r2'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q4,r2'
-[^:]*:30: Error: syntax error -- `vstrw.32 q4,r2'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q4,r4'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q4,r4'
-[^:]*:30: Error: syntax error -- `vstrw.32 q4,r4'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q4,r7'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q4,r7'
-[^:]*:30: Error: syntax error -- `vstrw.32 q4,r7'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q4,r8'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q4,r8'
-[^:]*:30: Error: syntax error -- `vstrw.32 q4,r8'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q4,r10'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q4,r10'
-[^:]*:30: Error: syntax error -- `vstrw.32 q4,r10'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q4,r12'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q4,r12'
-[^:]*:30: Error: syntax error -- `vstrw.32 q4,r12'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q4,r14'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q4,r14'
-[^:]*:30: Error: syntax error -- `vstrw.32 q4,r14'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q7,r0'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q7,r0'
-[^:]*:30: Error: syntax error -- `vstrw.32 q7,r0'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q7,r1'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q7,r1'
-[^:]*:30: Error: syntax error -- `vstrw.32 q7,r1'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q7,r2'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q7,r2'
-[^:]*:30: Error: syntax error -- `vstrw.32 q7,r2'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q7,r4'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q7,r4'
-[^:]*:30: Error: syntax error -- `vstrw.32 q7,r4'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q7,r7'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q7,r7'
-[^:]*:30: Error: syntax error -- `vstrw.32 q7,r7'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q7,r8'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q7,r8'
-[^:]*:30: Error: syntax error -- `vstrw.32 q7,r8'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q7,r10'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q7,r10'
-[^:]*:30: Error: syntax error -- `vstrw.32 q7,r10'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q7,r12'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q7,r12'
-[^:]*:30: Error: syntax error -- `vstrw.32 q7,r12'
-[^:]*:30: Error: syntax error -- `vldrw.s32 q7,r14'
-[^:]*:30: Error: syntax error -- `vldrw.u32 q7,r14'
-[^:]*:30: Error: syntax error -- `vstrw.32 q7,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q0,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q0,r0'
+[^:]*:9: Error: syntax error -- `vstrb.8 q0,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q0,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q0,r1'
+[^:]*:9: Error: syntax error -- `vstrb.8 q0,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q0,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q0,r2'
+[^:]*:9: Error: syntax error -- `vstrb.8 q0,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q0,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q0,r4'
+[^:]*:9: Error: syntax error -- `vstrb.8 q0,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q0,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q0,r7'
+[^:]*:9: Error: syntax error -- `vstrb.8 q0,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q0,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q0,r8'
+[^:]*:9: Error: syntax error -- `vstrb.8 q0,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q0,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q0,r10'
+[^:]*:9: Error: syntax error -- `vstrb.8 q0,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q0,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q0,r12'
+[^:]*:9: Error: syntax error -- `vstrb.8 q0,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q0,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q0,r14'
+[^:]*:9: Error: syntax error -- `vstrb.8 q0,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q1,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q1,r0'
+[^:]*:9: Error: syntax error -- `vstrb.8 q1,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q1,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q1,r1'
+[^:]*:9: Error: syntax error -- `vstrb.8 q1,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q1,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q1,r2'
+[^:]*:9: Error: syntax error -- `vstrb.8 q1,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q1,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q1,r4'
+[^:]*:9: Error: syntax error -- `vstrb.8 q1,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q1,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q1,r7'
+[^:]*:9: Error: syntax error -- `vstrb.8 q1,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q1,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q1,r8'
+[^:]*:9: Error: syntax error -- `vstrb.8 q1,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q1,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q1,r10'
+[^:]*:9: Error: syntax error -- `vstrb.8 q1,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q1,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q1,r12'
+[^:]*:9: Error: syntax error -- `vstrb.8 q1,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q1,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q1,r14'
+[^:]*:9: Error: syntax error -- `vstrb.8 q1,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q2,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q2,r0'
+[^:]*:9: Error: syntax error -- `vstrb.8 q2,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q2,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q2,r1'
+[^:]*:9: Error: syntax error -- `vstrb.8 q2,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q2,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q2,r2'
+[^:]*:9: Error: syntax error -- `vstrb.8 q2,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q2,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q2,r4'
+[^:]*:9: Error: syntax error -- `vstrb.8 q2,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q2,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q2,r7'
+[^:]*:9: Error: syntax error -- `vstrb.8 q2,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q2,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q2,r8'
+[^:]*:9: Error: syntax error -- `vstrb.8 q2,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q2,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q2,r10'
+[^:]*:9: Error: syntax error -- `vstrb.8 q2,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q2,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q2,r12'
+[^:]*:9: Error: syntax error -- `vstrb.8 q2,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q2,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q2,r14'
+[^:]*:9: Error: syntax error -- `vstrb.8 q2,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q4,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q4,r0'
+[^:]*:9: Error: syntax error -- `vstrb.8 q4,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q4,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q4,r1'
+[^:]*:9: Error: syntax error -- `vstrb.8 q4,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q4,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q4,r2'
+[^:]*:9: Error: syntax error -- `vstrb.8 q4,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q4,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q4,r4'
+[^:]*:9: Error: syntax error -- `vstrb.8 q4,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q4,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q4,r7'
+[^:]*:9: Error: syntax error -- `vstrb.8 q4,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q4,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q4,r8'
+[^:]*:9: Error: syntax error -- `vstrb.8 q4,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q4,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q4,r10'
+[^:]*:9: Error: syntax error -- `vstrb.8 q4,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q4,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q4,r12'
+[^:]*:9: Error: syntax error -- `vstrb.8 q4,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q4,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q4,r14'
+[^:]*:9: Error: syntax error -- `vstrb.8 q4,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q7,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q7,r0'
+[^:]*:9: Error: syntax error -- `vstrb.8 q7,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q7,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q7,r1'
+[^:]*:9: Error: syntax error -- `vstrb.8 q7,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q7,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q7,r2'
+[^:]*:9: Error: syntax error -- `vstrb.8 q7,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q7,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q7,r4'
+[^:]*:9: Error: syntax error -- `vstrb.8 q7,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q7,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q7,r7'
+[^:]*:9: Error: syntax error -- `vstrb.8 q7,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q7,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q7,r8'
+[^:]*:9: Error: syntax error -- `vstrb.8 q7,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q7,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q7,r10'
+[^:]*:9: Error: syntax error -- `vstrb.8 q7,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q7,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q7,r12'
+[^:]*:9: Error: syntax error -- `vstrb.8 q7,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s8 q7,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u8 q7,r14'
+[^:]*:9: Error: syntax error -- `vstrb.8 q7,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q0,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q0,r0'
+[^:]*:9: Error: syntax error -- `vstrb.16 q0,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q0,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q0,r1'
+[^:]*:9: Error: syntax error -- `vstrb.16 q0,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q0,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q0,r2'
+[^:]*:9: Error: syntax error -- `vstrb.16 q0,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q0,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q0,r4'
+[^:]*:9: Error: syntax error -- `vstrb.16 q0,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q0,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q0,r7'
+[^:]*:9: Error: syntax error -- `vstrb.16 q0,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q0,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q0,r8'
+[^:]*:9: Error: syntax error -- `vstrb.16 q0,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q0,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q0,r10'
+[^:]*:9: Error: syntax error -- `vstrb.16 q0,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q0,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q0,r12'
+[^:]*:9: Error: syntax error -- `vstrb.16 q0,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q0,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q0,r14'
+[^:]*:9: Error: syntax error -- `vstrb.16 q0,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q1,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q1,r0'
+[^:]*:9: Error: syntax error -- `vstrb.16 q1,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q1,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q1,r1'
+[^:]*:9: Error: syntax error -- `vstrb.16 q1,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q1,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q1,r2'
+[^:]*:9: Error: syntax error -- `vstrb.16 q1,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q1,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q1,r4'
+[^:]*:9: Error: syntax error -- `vstrb.16 q1,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q1,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q1,r7'
+[^:]*:9: Error: syntax error -- `vstrb.16 q1,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q1,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q1,r8'
+[^:]*:9: Error: syntax error -- `vstrb.16 q1,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q1,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q1,r10'
+[^:]*:9: Error: syntax error -- `vstrb.16 q1,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q1,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q1,r12'
+[^:]*:9: Error: syntax error -- `vstrb.16 q1,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q1,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q1,r14'
+[^:]*:9: Error: syntax error -- `vstrb.16 q1,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q2,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q2,r0'
+[^:]*:9: Error: syntax error -- `vstrb.16 q2,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q2,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q2,r1'
+[^:]*:9: Error: syntax error -- `vstrb.16 q2,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q2,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q2,r2'
+[^:]*:9: Error: syntax error -- `vstrb.16 q2,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q2,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q2,r4'
+[^:]*:9: Error: syntax error -- `vstrb.16 q2,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q2,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q2,r7'
+[^:]*:9: Error: syntax error -- `vstrb.16 q2,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q2,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q2,r8'
+[^:]*:9: Error: syntax error -- `vstrb.16 q2,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q2,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q2,r10'
+[^:]*:9: Error: syntax error -- `vstrb.16 q2,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q2,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q2,r12'
+[^:]*:9: Error: syntax error -- `vstrb.16 q2,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q2,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q2,r14'
+[^:]*:9: Error: syntax error -- `vstrb.16 q2,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q4,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q4,r0'
+[^:]*:9: Error: syntax error -- `vstrb.16 q4,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q4,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q4,r1'
+[^:]*:9: Error: syntax error -- `vstrb.16 q4,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q4,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q4,r2'
+[^:]*:9: Error: syntax error -- `vstrb.16 q4,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q4,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q4,r4'
+[^:]*:9: Error: syntax error -- `vstrb.16 q4,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q4,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q4,r7'
+[^:]*:9: Error: syntax error -- `vstrb.16 q4,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q4,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q4,r8'
+[^:]*:9: Error: syntax error -- `vstrb.16 q4,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q4,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q4,r10'
+[^:]*:9: Error: syntax error -- `vstrb.16 q4,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q4,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q4,r12'
+[^:]*:9: Error: syntax error -- `vstrb.16 q4,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q4,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q4,r14'
+[^:]*:9: Error: syntax error -- `vstrb.16 q4,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q7,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q7,r0'
+[^:]*:9: Error: syntax error -- `vstrb.16 q7,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q7,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q7,r1'
+[^:]*:9: Error: syntax error -- `vstrb.16 q7,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q7,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q7,r2'
+[^:]*:9: Error: syntax error -- `vstrb.16 q7,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q7,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q7,r4'
+[^:]*:9: Error: syntax error -- `vstrb.16 q7,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q7,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q7,r7'
+[^:]*:9: Error: syntax error -- `vstrb.16 q7,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q7,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q7,r8'
+[^:]*:9: Error: syntax error -- `vstrb.16 q7,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q7,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q7,r10'
+[^:]*:9: Error: syntax error -- `vstrb.16 q7,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q7,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q7,r12'
+[^:]*:9: Error: syntax error -- `vstrb.16 q7,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s16 q7,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u16 q7,r14'
+[^:]*:9: Error: syntax error -- `vstrb.16 q7,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q0,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q0,r0'
+[^:]*:9: Error: syntax error -- `vstrb.32 q0,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q0,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q0,r1'
+[^:]*:9: Error: syntax error -- `vstrb.32 q0,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q0,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q0,r2'
+[^:]*:9: Error: syntax error -- `vstrb.32 q0,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q0,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q0,r4'
+[^:]*:9: Error: syntax error -- `vstrb.32 q0,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q0,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q0,r7'
+[^:]*:9: Error: syntax error -- `vstrb.32 q0,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q0,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q0,r8'
+[^:]*:9: Error: syntax error -- `vstrb.32 q0,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q0,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q0,r10'
+[^:]*:9: Error: syntax error -- `vstrb.32 q0,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q0,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q0,r12'
+[^:]*:9: Error: syntax error -- `vstrb.32 q0,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q0,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q0,r14'
+[^:]*:9: Error: syntax error -- `vstrb.32 q0,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q1,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q1,r0'
+[^:]*:9: Error: syntax error -- `vstrb.32 q1,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q1,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q1,r1'
+[^:]*:9: Error: syntax error -- `vstrb.32 q1,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q1,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q1,r2'
+[^:]*:9: Error: syntax error -- `vstrb.32 q1,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q1,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q1,r4'
+[^:]*:9: Error: syntax error -- `vstrb.32 q1,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q1,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q1,r7'
+[^:]*:9: Error: syntax error -- `vstrb.32 q1,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q1,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q1,r8'
+[^:]*:9: Error: syntax error -- `vstrb.32 q1,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q1,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q1,r10'
+[^:]*:9: Error: syntax error -- `vstrb.32 q1,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q1,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q1,r12'
+[^:]*:9: Error: syntax error -- `vstrb.32 q1,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q1,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q1,r14'
+[^:]*:9: Error: syntax error -- `vstrb.32 q1,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q2,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q2,r0'
+[^:]*:9: Error: syntax error -- `vstrb.32 q2,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q2,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q2,r1'
+[^:]*:9: Error: syntax error -- `vstrb.32 q2,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q2,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q2,r2'
+[^:]*:9: Error: syntax error -- `vstrb.32 q2,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q2,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q2,r4'
+[^:]*:9: Error: syntax error -- `vstrb.32 q2,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q2,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q2,r7'
+[^:]*:9: Error: syntax error -- `vstrb.32 q2,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q2,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q2,r8'
+[^:]*:9: Error: syntax error -- `vstrb.32 q2,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q2,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q2,r10'
+[^:]*:9: Error: syntax error -- `vstrb.32 q2,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q2,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q2,r12'
+[^:]*:9: Error: syntax error -- `vstrb.32 q2,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q2,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q2,r14'
+[^:]*:9: Error: syntax error -- `vstrb.32 q2,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q4,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q4,r0'
+[^:]*:9: Error: syntax error -- `vstrb.32 q4,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q4,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q4,r1'
+[^:]*:9: Error: syntax error -- `vstrb.32 q4,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q4,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q4,r2'
+[^:]*:9: Error: syntax error -- `vstrb.32 q4,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q4,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q4,r4'
+[^:]*:9: Error: syntax error -- `vstrb.32 q4,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q4,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q4,r7'
+[^:]*:9: Error: syntax error -- `vstrb.32 q4,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q4,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q4,r8'
+[^:]*:9: Error: syntax error -- `vstrb.32 q4,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q4,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q4,r10'
+[^:]*:9: Error: syntax error -- `vstrb.32 q4,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q4,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q4,r12'
+[^:]*:9: Error: syntax error -- `vstrb.32 q4,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q4,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q4,r14'
+[^:]*:9: Error: syntax error -- `vstrb.32 q4,r14'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q7,r0'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q7,r0'
+[^:]*:9: Error: syntax error -- `vstrb.32 q7,r0'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q7,r1'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q7,r1'
+[^:]*:9: Error: syntax error -- `vstrb.32 q7,r1'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q7,r2'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q7,r2'
+[^:]*:9: Error: syntax error -- `vstrb.32 q7,r2'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q7,r4'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q7,r4'
+[^:]*:9: Error: syntax error -- `vstrb.32 q7,r4'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q7,r7'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q7,r7'
+[^:]*:9: Error: syntax error -- `vstrb.32 q7,r7'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q7,r8'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q7,r8'
+[^:]*:9: Error: syntax error -- `vstrb.32 q7,r8'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q7,r10'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q7,r10'
+[^:]*:9: Error: syntax error -- `vstrb.32 q7,r10'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q7,r12'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q7,r12'
+[^:]*:9: Error: syntax error -- `vstrb.32 q7,r12'
+[^:]*:7: Error: syntax error -- `vldrb.s32 q7,r14'
+[^:]*:8: Error: syntax error -- `vldrb.u32 q7,r14'
+[^:]*:9: Error: syntax error -- `vstrb.32 q7,r14'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q0,r0'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q0,r0'
+[^:]*:19: Error: syntax error -- `vstrh.16 q0,r0'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q0,r1'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q0,r1'
+[^:]*:19: Error: syntax error -- `vstrh.16 q0,r1'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q0,r2'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q0,r2'
+[^:]*:19: Error: syntax error -- `vstrh.16 q0,r2'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q0,r4'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q0,r4'
+[^:]*:19: Error: syntax error -- `vstrh.16 q0,r4'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q0,r7'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q0,r7'
+[^:]*:19: Error: syntax error -- `vstrh.16 q0,r7'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q0,r8'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q0,r8'
+[^:]*:19: Error: syntax error -- `vstrh.16 q0,r8'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q0,r10'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q0,r10'
+[^:]*:19: Error: syntax error -- `vstrh.16 q0,r10'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q0,r12'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q0,r12'
+[^:]*:19: Error: syntax error -- `vstrh.16 q0,r12'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q0,r14'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q0,r14'
+[^:]*:19: Error: syntax error -- `vstrh.16 q0,r14'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q1,r0'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q1,r0'
+[^:]*:19: Error: syntax error -- `vstrh.16 q1,r0'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q1,r1'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q1,r1'
+[^:]*:19: Error: syntax error -- `vstrh.16 q1,r1'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q1,r2'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q1,r2'
+[^:]*:19: Error: syntax error -- `vstrh.16 q1,r2'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q1,r4'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q1,r4'
+[^:]*:19: Error: syntax error -- `vstrh.16 q1,r4'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q1,r7'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q1,r7'
+[^:]*:19: Error: syntax error -- `vstrh.16 q1,r7'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q1,r8'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q1,r8'
+[^:]*:19: Error: syntax error -- `vstrh.16 q1,r8'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q1,r10'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q1,r10'
+[^:]*:19: Error: syntax error -- `vstrh.16 q1,r10'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q1,r12'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q1,r12'
+[^:]*:19: Error: syntax error -- `vstrh.16 q1,r12'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q1,r14'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q1,r14'
+[^:]*:19: Error: syntax error -- `vstrh.16 q1,r14'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q2,r0'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q2,r0'
+[^:]*:19: Error: syntax error -- `vstrh.16 q2,r0'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q2,r1'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q2,r1'
+[^:]*:19: Error: syntax error -- `vstrh.16 q2,r1'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q2,r2'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q2,r2'
+[^:]*:19: Error: syntax error -- `vstrh.16 q2,r2'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q2,r4'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q2,r4'
+[^:]*:19: Error: syntax error -- `vstrh.16 q2,r4'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q2,r7'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q2,r7'
+[^:]*:19: Error: syntax error -- `vstrh.16 q2,r7'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q2,r8'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q2,r8'
+[^:]*:19: Error: syntax error -- `vstrh.16 q2,r8'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q2,r10'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q2,r10'
+[^:]*:19: Error: syntax error -- `vstrh.16 q2,r10'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q2,r12'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q2,r12'
+[^:]*:19: Error: syntax error -- `vstrh.16 q2,r12'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q2,r14'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q2,r14'
+[^:]*:19: Error: syntax error -- `vstrh.16 q2,r14'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q4,r0'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q4,r0'
+[^:]*:19: Error: syntax error -- `vstrh.16 q4,r0'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q4,r1'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q4,r1'
+[^:]*:19: Error: syntax error -- `vstrh.16 q4,r1'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q4,r2'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q4,r2'
+[^:]*:19: Error: syntax error -- `vstrh.16 q4,r2'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q4,r4'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q4,r4'
+[^:]*:19: Error: syntax error -- `vstrh.16 q4,r4'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q4,r7'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q4,r7'
+[^:]*:19: Error: syntax error -- `vstrh.16 q4,r7'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q4,r8'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q4,r8'
+[^:]*:19: Error: syntax error -- `vstrh.16 q4,r8'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q4,r10'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q4,r10'
+[^:]*:19: Error: syntax error -- `vstrh.16 q4,r10'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q4,r12'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q4,r12'
+[^:]*:19: Error: syntax error -- `vstrh.16 q4,r12'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q4,r14'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q4,r14'
+[^:]*:19: Error: syntax error -- `vstrh.16 q4,r14'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q7,r0'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q7,r0'
+[^:]*:19: Error: syntax error -- `vstrh.16 q7,r0'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q7,r1'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q7,r1'
+[^:]*:19: Error: syntax error -- `vstrh.16 q7,r1'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q7,r2'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q7,r2'
+[^:]*:19: Error: syntax error -- `vstrh.16 q7,r2'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q7,r4'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q7,r4'
+[^:]*:19: Error: syntax error -- `vstrh.16 q7,r4'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q7,r7'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q7,r7'
+[^:]*:19: Error: syntax error -- `vstrh.16 q7,r7'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q7,r8'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q7,r8'
+[^:]*:19: Error: syntax error -- `vstrh.16 q7,r8'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q7,r10'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q7,r10'
+[^:]*:19: Error: syntax error -- `vstrh.16 q7,r10'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q7,r12'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q7,r12'
+[^:]*:19: Error: syntax error -- `vstrh.16 q7,r12'
+[^:]*:17: Error: syntax error -- `vldrh.s16 q7,r14'
+[^:]*:18: Error: syntax error -- `vldrh.u16 q7,r14'
+[^:]*:19: Error: syntax error -- `vstrh.16 q7,r14'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q0,r0'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q0,r0'
+[^:]*:19: Error: syntax error -- `vstrh.32 q0,r0'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q0,r1'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q0,r1'
+[^:]*:19: Error: syntax error -- `vstrh.32 q0,r1'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q0,r2'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q0,r2'
+[^:]*:19: Error: syntax error -- `vstrh.32 q0,r2'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q0,r4'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q0,r4'
+[^:]*:19: Error: syntax error -- `vstrh.32 q0,r4'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q0,r7'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q0,r7'
+[^:]*:19: Error: syntax error -- `vstrh.32 q0,r7'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q0,r8'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q0,r8'
+[^:]*:19: Error: syntax error -- `vstrh.32 q0,r8'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q0,r10'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q0,r10'
+[^:]*:19: Error: syntax error -- `vstrh.32 q0,r10'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q0,r12'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q0,r12'
+[^:]*:19: Error: syntax error -- `vstrh.32 q0,r12'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q0,r14'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q0,r14'
+[^:]*:19: Error: syntax error -- `vstrh.32 q0,r14'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q1,r0'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q1,r0'
+[^:]*:19: Error: syntax error -- `vstrh.32 q1,r0'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q1,r1'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q1,r1'
+[^:]*:19: Error: syntax error -- `vstrh.32 q1,r1'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q1,r2'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q1,r2'
+[^:]*:19: Error: syntax error -- `vstrh.32 q1,r2'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q1,r4'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q1,r4'
+[^:]*:19: Error: syntax error -- `vstrh.32 q1,r4'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q1,r7'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q1,r7'
+[^:]*:19: Error: syntax error -- `vstrh.32 q1,r7'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q1,r8'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q1,r8'
+[^:]*:19: Error: syntax error -- `vstrh.32 q1,r8'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q1,r10'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q1,r10'
+[^:]*:19: Error: syntax error -- `vstrh.32 q1,r10'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q1,r12'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q1,r12'
+[^:]*:19: Error: syntax error -- `vstrh.32 q1,r12'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q1,r14'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q1,r14'
+[^:]*:19: Error: syntax error -- `vstrh.32 q1,r14'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q2,r0'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q2,r0'
+[^:]*:19: Error: syntax error -- `vstrh.32 q2,r0'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q2,r1'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q2,r1'
+[^:]*:19: Error: syntax error -- `vstrh.32 q2,r1'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q2,r2'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q2,r2'
+[^:]*:19: Error: syntax error -- `vstrh.32 q2,r2'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q2,r4'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q2,r4'
+[^:]*:19: Error: syntax error -- `vstrh.32 q2,r4'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q2,r7'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q2,r7'
+[^:]*:19: Error: syntax error -- `vstrh.32 q2,r7'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q2,r8'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q2,r8'
+[^:]*:19: Error: syntax error -- `vstrh.32 q2,r8'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q2,r10'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q2,r10'
+[^:]*:19: Error: syntax error -- `vstrh.32 q2,r10'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q2,r12'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q2,r12'
+[^:]*:19: Error: syntax error -- `vstrh.32 q2,r12'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q2,r14'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q2,r14'
+[^:]*:19: Error: syntax error -- `vstrh.32 q2,r14'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q4,r0'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q4,r0'
+[^:]*:19: Error: syntax error -- `vstrh.32 q4,r0'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q4,r1'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q4,r1'
+[^:]*:19: Error: syntax error -- `vstrh.32 q4,r1'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q4,r2'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q4,r2'
+[^:]*:19: Error: syntax error -- `vstrh.32 q4,r2'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q4,r4'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q4,r4'
+[^:]*:19: Error: syntax error -- `vstrh.32 q4,r4'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q4,r7'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q4,r7'
+[^:]*:19: Error: syntax error -- `vstrh.32 q4,r7'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q4,r8'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q4,r8'
+[^:]*:19: Error: syntax error -- `vstrh.32 q4,r8'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q4,r10'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q4,r10'
+[^:]*:19: Error: syntax error -- `vstrh.32 q4,r10'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q4,r12'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q4,r12'
+[^:]*:19: Error: syntax error -- `vstrh.32 q4,r12'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q4,r14'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q4,r14'
+[^:]*:19: Error: syntax error -- `vstrh.32 q4,r14'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q7,r0'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q7,r0'
+[^:]*:19: Error: syntax error -- `vstrh.32 q7,r0'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q7,r1'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q7,r1'
+[^:]*:19: Error: syntax error -- `vstrh.32 q7,r1'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q7,r2'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q7,r2'
+[^:]*:19: Error: syntax error -- `vstrh.32 q7,r2'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q7,r4'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q7,r4'
+[^:]*:19: Error: syntax error -- `vstrh.32 q7,r4'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q7,r7'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q7,r7'
+[^:]*:19: Error: syntax error -- `vstrh.32 q7,r7'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q7,r8'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q7,r8'
+[^:]*:19: Error: syntax error -- `vstrh.32 q7,r8'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q7,r10'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q7,r10'
+[^:]*:19: Error: syntax error -- `vstrh.32 q7,r10'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q7,r12'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q7,r12'
+[^:]*:19: Error: syntax error -- `vstrh.32 q7,r12'
+[^:]*:17: Error: syntax error -- `vldrh.s32 q7,r14'
+[^:]*:18: Error: syntax error -- `vldrh.u32 q7,r14'
+[^:]*:19: Error: syntax error -- `vstrh.32 q7,r14'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q0,r0'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q0,r0'
+[^:]*:28: Error: syntax error -- `vstrw.32 q0,r0'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q0,r1'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q0,r1'
+[^:]*:28: Error: syntax error -- `vstrw.32 q0,r1'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q0,r2'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q0,r2'
+[^:]*:28: Error: syntax error -- `vstrw.32 q0,r2'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q0,r4'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q0,r4'
+[^:]*:28: Error: syntax error -- `vstrw.32 q0,r4'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q0,r7'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q0,r7'
+[^:]*:28: Error: syntax error -- `vstrw.32 q0,r7'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q0,r8'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q0,r8'
+[^:]*:28: Error: syntax error -- `vstrw.32 q0,r8'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q0,r10'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q0,r10'
+[^:]*:28: Error: syntax error -- `vstrw.32 q0,r10'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q0,r12'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q0,r12'
+[^:]*:28: Error: syntax error -- `vstrw.32 q0,r12'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q0,r14'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q0,r14'
+[^:]*:28: Error: syntax error -- `vstrw.32 q0,r14'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q1,r0'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q1,r0'
+[^:]*:28: Error: syntax error -- `vstrw.32 q1,r0'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q1,r1'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q1,r1'
+[^:]*:28: Error: syntax error -- `vstrw.32 q1,r1'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q1,r2'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q1,r2'
+[^:]*:28: Error: syntax error -- `vstrw.32 q1,r2'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q1,r4'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q1,r4'
+[^:]*:28: Error: syntax error -- `vstrw.32 q1,r4'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q1,r7'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q1,r7'
+[^:]*:28: Error: syntax error -- `vstrw.32 q1,r7'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q1,r8'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q1,r8'
+[^:]*:28: Error: syntax error -- `vstrw.32 q1,r8'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q1,r10'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q1,r10'
+[^:]*:28: Error: syntax error -- `vstrw.32 q1,r10'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q1,r12'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q1,r12'
+[^:]*:28: Error: syntax error -- `vstrw.32 q1,r12'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q1,r14'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q1,r14'
+[^:]*:28: Error: syntax error -- `vstrw.32 q1,r14'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q2,r0'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q2,r0'
+[^:]*:28: Error: syntax error -- `vstrw.32 q2,r0'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q2,r1'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q2,r1'
+[^:]*:28: Error: syntax error -- `vstrw.32 q2,r1'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q2,r2'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q2,r2'
+[^:]*:28: Error: syntax error -- `vstrw.32 q2,r2'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q2,r4'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q2,r4'
+[^:]*:28: Error: syntax error -- `vstrw.32 q2,r4'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q2,r7'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q2,r7'
+[^:]*:28: Error: syntax error -- `vstrw.32 q2,r7'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q2,r8'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q2,r8'
+[^:]*:28: Error: syntax error -- `vstrw.32 q2,r8'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q2,r10'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q2,r10'
+[^:]*:28: Error: syntax error -- `vstrw.32 q2,r10'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q2,r12'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q2,r12'
+[^:]*:28: Error: syntax error -- `vstrw.32 q2,r12'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q2,r14'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q2,r14'
+[^:]*:28: Error: syntax error -- `vstrw.32 q2,r14'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q4,r0'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q4,r0'
+[^:]*:28: Error: syntax error -- `vstrw.32 q4,r0'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q4,r1'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q4,r1'
+[^:]*:28: Error: syntax error -- `vstrw.32 q4,r1'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q4,r2'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q4,r2'
+[^:]*:28: Error: syntax error -- `vstrw.32 q4,r2'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q4,r4'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q4,r4'
+[^:]*:28: Error: syntax error -- `vstrw.32 q4,r4'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q4,r7'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q4,r7'
+[^:]*:28: Error: syntax error -- `vstrw.32 q4,r7'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q4,r8'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q4,r8'
+[^:]*:28: Error: syntax error -- `vstrw.32 q4,r8'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q4,r10'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q4,r10'
+[^:]*:28: Error: syntax error -- `vstrw.32 q4,r10'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q4,r12'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q4,r12'
+[^:]*:28: Error: syntax error -- `vstrw.32 q4,r12'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q4,r14'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q4,r14'
+[^:]*:28: Error: syntax error -- `vstrw.32 q4,r14'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q7,r0'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q7,r0'
+[^:]*:28: Error: syntax error -- `vstrw.32 q7,r0'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q7,r1'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q7,r1'
+[^:]*:28: Error: syntax error -- `vstrw.32 q7,r1'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q7,r2'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q7,r2'
+[^:]*:28: Error: syntax error -- `vstrw.32 q7,r2'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q7,r4'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q7,r4'
+[^:]*:28: Error: syntax error -- `vstrw.32 q7,r4'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q7,r7'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q7,r7'
+[^:]*:28: Error: syntax error -- `vstrw.32 q7,r7'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q7,r8'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q7,r8'
+[^:]*:28: Error: syntax error -- `vstrw.32 q7,r8'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q7,r10'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q7,r10'
+[^:]*:28: Error: syntax error -- `vstrw.32 q7,r10'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q7,r12'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q7,r12'
+[^:]*:28: Error: syntax error -- `vstrw.32 q7,r12'
+[^:]*:26: Error: syntax error -- `vldrw.s32 q7,r14'
+[^:]*:27: Error: syntax error -- `vldrw.u32 q7,r14'
+[^:]*:28: Error: syntax error -- `vstrw.32 q7,r14'
diff --git a/gas/testsuite/gas/arm/mve-vqdmlah-bad.l b/gas/testsuite/gas/arm/mve-vqdmlah-bad.l
index d5631ef769919a8659c7b52698ec7496fc861731..acf555f7ebb5504e451d888ab38b5de18811bdc3 100644 (file)
--- a/gas/testsuite/gas/arm/mve-vqdmlah-bad.l
+++ b/gas/testsuite/gas/arm/mve-vqdmlah-bad.l
@@ -1,7 +1,7 @@
 [^:]*: Assembler messages:
-[^:]*:4: Error: bad type in SIMD instruction -- `vqdmlah.u8 q1,q2,r0'
-[^:]*:4: Error: bad type in SIMD instruction -- `vqrdmlah.u8 q3,q4,r5'
-[^:]*:4: Error: bad type in SIMD instruction -- `vqdmlah.u16 q1,q2,r0'
-[^:]*:4: Error: bad type in SIMD instruction -- `vqrdmlah.u16 q3,q4,r5'
-[^:]*:4: Error: bad type in SIMD instruction -- `vqdmlah.u32 q1,q2,r0'
-[^:]*:4: Error: bad type in SIMD instruction -- `vqrdmlah.u32 q3,q4,r5'
+[^:]*:2: Error: bad type in SIMD instruction -- `vqdmlah.u8 q1,q2,r0'
+[^:]*:3: Error: bad type in SIMD instruction -- `vqrdmlah.u8 q3,q4,r5'
+[^:]*:2: Error: bad type in SIMD instruction -- `vqdmlah.u16 q1,q2,r0'
+[^:]*:3: Error: bad type in SIMD instruction -- `vqrdmlah.u16 q3,q4,r5'
+[^:]*:2: Error: bad type in SIMD instruction -- `vqdmlah.u32 q1,q2,r0'
+[^:]*:3: Error: bad type in SIMD instruction -- `vqrdmlah.u32 q3,q4,r5'
diff --git a/gas/testsuite/gas/arm/mve-vqdmlash-bad.l b/gas/testsuite/gas/arm/mve-vqdmlash-bad.l
index b4e6bfba9354cffd8d4c49afbdf88f9469f3e191..6a14db0e0a82dfa4a1c79282631afc29bdd8f0e1 100644 (file)
--- a/gas/testsuite/gas/arm/mve-vqdmlash-bad.l
+++ b/gas/testsuite/gas/arm/mve-vqdmlash-bad.l
@@ -1,7 +1,7 @@
 [^:]*: Assembler messages:
-[^:]*:4: Error: bad type in SIMD instruction -- `vqdmlash.u8 q0,q2,r0'
-[^:]*:4: Error: bad type in SIMD instruction -- `vqrdmlash.u8 q1,q3,r1'
-[^:]*:4: Error: bad type in SIMD instruction -- `vqdmlash.u16 q0,q2,r0'
-[^:]*:4: Error: bad type in SIMD instruction -- `vqrdmlash.u16 q1,q3,r1'
-[^:]*:4: Error: bad type in SIMD instruction -- `vqdmlash.u32 q0,q2,r0'
-[^:]*:4: Error: bad type in SIMD instruction -- `vqrdmlash.u32 q1,q3,r1'
+[^:]*:2: Error: bad type in SIMD instruction -- `vqdmlash.u8 q0,q2,r0'
+[^:]*:3: Error: bad type in SIMD instruction -- `vqrdmlash.u8 q1,q3,r1'
+[^:]*:2: Error: bad type in SIMD instruction -- `vqdmlash.u16 q0,q2,r0'
+[^:]*:3: Error: bad type in SIMD instruction -- `vqrdmlash.u16 q1,q3,r1'
+[^:]*:2: Error: bad type in SIMD instruction -- `vqdmlash.u32 q0,q2,r0'
+[^:]*:3: Error: bad type in SIMD instruction -- `vqrdmlash.u32 q1,q3,r1'
diff --git a/gas/testsuite/gas/arm/mve-vrint-bad.l b/gas/testsuite/gas/arm/mve-vrint-bad.l
index 39fca355f6be2f7b8650867d20d590a4a992a18c..e1715abdee4896f5e50b0361caa24ebdc4da2119 100644 (file)
--- a/gas/testsuite/gas/arm/mve-vrint-bad.l
+++ b/gas/testsuite/gas/arm/mve-vrint-bad.l
@@ -1,80 +1,80 @@
 [^:]*: Assembler messages:
-[^:]*:13: Error: bad type in SIMD instruction -- `vrintn.i16 q0,q1'
-[^:]*:13: Error: bad type in SIMD instruction -- `vrintn.f64 q0,q1'
-[^:]*:13: Error: bad type in SIMD instruction -- `vrintx.i16 q0,q1'
-[^:]*:13: Error: bad type in SIMD instruction -- `vrintx.f64 q0,q1'
-[^:]*:13: Error: bad type in SIMD instruction -- `vrinta.i16 q0,q1'
-[^:]*:13: Error: bad type in SIMD instruction -- `vrinta.f64 q0,q1'
-[^:]*:13: Error: bad type in SIMD instruction -- `vrintz.i16 q0,q1'
-[^:]*:13: Error: bad type in SIMD instruction -- `vrintz.f64 q0,q1'
-[^:]*:13: Error: bad type in SIMD instruction -- `vrintm.i16 q0,q1'
-[^:]*:13: Error: bad type in SIMD instruction -- `vrintm.f64 q0,q1'
-[^:]*:13: Error: bad type in SIMD instruction -- `vrintp.i16 q0,q1'
-[^:]*:13: Error: bad type in SIMD instruction -- `vrintp.f64 q0,q1'
+[^:]*:11: Error: bad type in SIMD instruction -- `vrintn.i16 q0,q1'
+[^:]*:12: Error: bad type in SIMD instruction -- `vrintn.f64 q0,q1'
+[^:]*:11: Error: bad type in SIMD instruction -- `vrintx.i16 q0,q1'
+[^:]*:12: Error: bad type in SIMD instruction -- `vrintx.f64 q0,q1'
+[^:]*:11: Error: bad type in SIMD instruction -- `vrinta.i16 q0,q1'
+[^:]*:12: Error: bad type in SIMD instruction -- `vrinta.f64 q0,q1'
+[^:]*:11: Error: bad type in SIMD instruction -- `vrintz.i16 q0,q1'
+[^:]*:12: Error: bad type in SIMD instruction -- `vrintz.f64 q0,q1'
+[^:]*:11: Error: bad type in SIMD instruction -- `vrintm.i16 q0,q1'
+[^:]*:12: Error: bad type in SIMD instruction -- `vrintm.f64 q0,q1'
+[^:]*:11: Error: bad type in SIMD instruction -- `vrintp.i16 q0,q1'
+[^:]*:12: Error: bad type in SIMD instruction -- `vrintp.f64 q0,q1'
 [^:]*:14: Error: VFP single, double or Neon quad precision register expected -- `vrintr.f16 q0,q1'
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Error: syntax error -- `vrintneq.f16 q0,q1'
-[^:]*:25: Error: syntax error -- `vrintneq.f16 q0,q1'
-[^:]*:25: Error: syntax error -- `vrintneq.f16 q0,q1'
-[^:]*:25: Error: vector predicated instruction should be in VPT/VPST block -- `vrintnt.f16 q0,q1'
-[^:]*:25: Error: instruction missing MVE vector predication code -- `vrintn.f16 q0,q1'
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Error: syntax error -- `vrintxeq.f16 q0,q1'
-[^:]*:25: Error: syntax error -- `vrintxeq.f16 q0,q1'
-[^:]*:25: Error: syntax error -- `vrintxeq.f16 q0,q1'
-[^:]*:25: Error: vector predicated instruction should be in VPT/VPST block -- `vrintxt.f16 q0,q1'
-[^:]*:25: Error: instruction missing MVE vector predication code -- `vrintx.f16 q0,q1'
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Error: syntax error -- `vrintaeq.f16 q0,q1'
-[^:]*:25: Error: syntax error -- `vrintaeq.f16 q0,q1'
-[^:]*:25: Error: syntax error -- `vrintaeq.f16 q0,q1'
-[^:]*:25: Error: vector predicated instruction should be in VPT/VPST block -- `vrintat.f16 q0,q1'
-[^:]*:25: Error: instruction missing MVE vector predication code -- `vrinta.f16 q0,q1'
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Error: syntax error -- `vrintzeq.f16 q0,q1'
-[^:]*:25: Error: syntax error -- `vrintzeq.f16 q0,q1'
-[^:]*:25: Error: syntax error -- `vrintzeq.f16 q0,q1'
-[^:]*:25: Error: vector predicated instruction should be in VPT/VPST block -- `vrintzt.f16 q0,q1'
-[^:]*:25: Error: instruction missing MVE vector predication code -- `vrintz.f16 q0,q1'
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Error: syntax error -- `vrintmeq.f16 q0,q1'
-[^:]*:25: Error: syntax error -- `vrintmeq.f16 q0,q1'
-[^:]*:25: Error: syntax error -- `vrintmeq.f16 q0,q1'
-[^:]*:25: Error: vector predicated instruction should be in VPT/VPST block -- `vrintmt.f16 q0,q1'
-[^:]*:25: Error: instruction missing MVE vector predication code -- `vrintm.f16 q0,q1'
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Warning: instruction is UNPREDICTABLE in an IT block
-[^:]*:25: Error: syntax error -- `vrintpeq.f16 q0,q1'
-[^:]*:25: Error: syntax error -- `vrintpeq.f16 q0,q1'
-[^:]*:25: Error: syntax error -- `vrintpeq.f16 q0,q1'
-[^:]*:25: Error: vector predicated instruction should be in VPT/VPST block -- `vrintpt.f16 q0,q1'
-[^:]*:25: Error: instruction missing MVE vector predication code -- `vrintp.f16 q0,q1'
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:18: Error: syntax error -- `vrintneq.f16 q0,q1'
+[^:]*:19: Error: syntax error -- `vrintneq.f16 q0,q1'
+[^:]*:21: Error: syntax error -- `vrintneq.f16 q0,q1'
+[^:]*:22: Error: vector predicated instruction should be in VPT/VPST block -- `vrintnt.f16 q0,q1'
+[^:]*:24: Error: instruction missing MVE vector predication code -- `vrintn.f16 q0,q1'
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:18: Error: syntax error -- `vrintxeq.f16 q0,q1'
+[^:]*:19: Error: syntax error -- `vrintxeq.f16 q0,q1'
+[^:]*:21: Error: syntax error -- `vrintxeq.f16 q0,q1'
+[^:]*:22: Error: vector predicated instruction should be in VPT/VPST block -- `vrintxt.f16 q0,q1'
+[^:]*:24: Error: instruction missing MVE vector predication code -- `vrintx.f16 q0,q1'
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:18: Error: syntax error -- `vrintaeq.f16 q0,q1'
+[^:]*:19: Error: syntax error -- `vrintaeq.f16 q0,q1'
+[^:]*:21: Error: syntax error -- `vrintaeq.f16 q0,q1'
+[^:]*:22: Error: vector predicated instruction should be in VPT/VPST block -- `vrintat.f16 q0,q1'
+[^:]*:24: Error: instruction missing MVE vector predication code -- `vrinta.f16 q0,q1'
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:18: Error: syntax error -- `vrintzeq.f16 q0,q1'
+[^:]*:19: Error: syntax error -- `vrintzeq.f16 q0,q1'
+[^:]*:21: Error: syntax error -- `vrintzeq.f16 q0,q1'
+[^:]*:22: Error: vector predicated instruction should be in VPT/VPST block -- `vrintzt.f16 q0,q1'
+[^:]*:24: Error: instruction missing MVE vector predication code -- `vrintz.f16 q0,q1'
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:18: Error: syntax error -- `vrintmeq.f16 q0,q1'
+[^:]*:19: Error: syntax error -- `vrintmeq.f16 q0,q1'
+[^:]*:21: Error: syntax error -- `vrintmeq.f16 q0,q1'
+[^:]*:22: Error: vector predicated instruction should be in VPT/VPST block -- `vrintmt.f16 q0,q1'
+[^:]*:24: Error: instruction missing MVE vector predication code -- `vrintm.f16 q0,q1'
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:16: Warning: instruction is UNPREDICTABLE in an IT block
+[^:]*:18: Error: syntax error -- `vrintpeq.f16 q0,q1'
+[^:]*:19: Error: syntax error -- `vrintpeq.f16 q0,q1'
+[^:]*:21: Error: syntax error -- `vrintpeq.f16 q0,q1'
+[^:]*:22: Error: vector predicated instruction should be in VPT/VPST block -- `vrintpt.f16 q0,q1'
+[^:]*:24: Error: instruction missing MVE vector predication code -- `vrintp.f16 q0,q1'
diff --git a/gas/testsuite/gas/elf/dwarf-5-irp.d b/gas/testsuite/gas/elf/dwarf-5-irp.d
index a0ab833b9fdd9105d1944c777f357851015ddebc..048a6d5a87afd680700b9632dc684f496091446e 100644 (file)
--- a/gas/testsuite/gas/elf/dwarf-5-irp.d
+++ b/gas/testsuite/gas/elf/dwarf-5-irp.d
@@ -68,6 +68,20 @@ Raw dump of debug contents .*
 .*Advance PC by .*
 .*Extended opcode 1: End of Sequence
 
+.*Extended opcode 2: .*
+.*Advance Line by 41 to 42
+.*Copy
+.*Special opcode .* and Line by 1 to 43
+.*Advance PC by .*
+.*Extended opcode 1: End of Sequence
+
+.*Extended opcode 2: .*
+.*Advance Line by 41 to 42
+.*Copy
+.*Special opcode .* and Line by 1 to 43
+.*Advance PC by .*
+.*Extended opcode 1: End of Sequence
+
 
 Contents of the \.debug_aranges section:
 
@@ -84,6 +98,8 @@ Contents of the \.debug_aranges section:
     0+ [0-9a-f]+ ?
     0+ [0-9a-f]+ ?
     0+ [0-9a-f]+ ?
+    0+ [0-9a-f]+ ?
+    0+ [0-9a-f]+ ?
     0+ 0+ ?
 
 Contents of the \.debug_rnglists section:
@@ -95,6 +111,8 @@ Contents of the \.debug_rnglists section:
     [0-9a-f]+ 0+ [0-9a-f]+ ?
     [0-9a-f]+ 0+ [0-9a-f]+ ?
     [0-9a-f]+ 0+ [0-9a-f]+ ?
+    [0-9a-f]+ 0+ [0-9a-f]+ ?
+    [0-9a-f]+ 0+ [0-9a-f]+ ?
     [0-9a-f]+ <End of list>
 
 #pass
diff --git a/gas/testsuite/gas/elf/dwarf-5-irp.s b/gas/testsuite/gas/elf/dwarf-5-irp.s
index b133cfd4fa96988fdc9d312981d57fe4b9cf5c5f..d90146b384cb3e94f1b0524741f0b72c43b19a1e 100644 (file)
--- a/gas/testsuite/gas/elf/dwarf-5-irp.s
+++ b/gas/testsuite/gas/elf/dwarf-5-irp.s
@@ -36,3 +36,9 @@ _start:
        .nop
        .nop
        .endr
+
+       .irp n, ef, kl
+       .section .text.\n, "ax"
+       .nop
+       .nop
+       .endr
diff --git a/gas/testsuite/gas/elf/elf.exp b/gas/testsuite/gas/elf/elf.exp
index abdc288c2ec763ae4da54602ada9dfe575e94836..07f08a00a28476f858fccf4e3164a6133b8444fc 100644 (file)
--- a/gas/testsuite/gas/elf/elf.exp
+++ b/gas/testsuite/gas/elf/elf.exp
@@ -312,6 +312,16 @@ if { [is_elf_format] } then {
     run_dump_test "dwarf-5-func" $dump_opts
     run_dump_test "dwarf-5-func-global" $dump_opts
     run_dump_test "dwarf-5-func-local" $dump_opts
+
+    # Exclude targets defining ONLY_STANDARD_ESCAPES. It's not clear how these
+    # are supposed to reference macro arguments in double-quoted strings.
+    if { ![istarget "avr-*-*"]
+        && ![istarget "cris*-*-*"]
+        && ![istarget "msp430-*-*"]
+        && ![istarget "z80-*-*"] } then {
+       run_list_test line
+    }
+
     run_dump_test "pr25917"
     run_dump_test "bss"
     run_dump_test "bad-bss"
diff --git a/gas/testsuite/gas/elf/line.l b/gas/testsuite/gas/elf/line.l
new file mode 100644 (file)
index 0000000..095c935
--- /dev/null
+++ b/gas/testsuite/gas/elf/line.l
@@ -0,0 +1,30 @@
+# This should match the warnings when assembling line.s.
+
+.*: Assembler messages:
+line\.s:[0-9]*18: Warning: \.warning .*
+line\.s:[0-9]*: Warning: m1/1: 123
+line\.s:[0-9]*: Warning: m1/2: 123
+line\.s:[0-9]*: Warning: m1/1: abc
+line\.s:[0-9]*: Warning: m1/2: abc
+line\.s:[0-9]*: Warning: m1/1: XYZ
+line\.s:[0-9]*: Warning: m1/2: XYZ
+line\.s:[0-9]*24: Warning: \.warning .*
+Line\.s:10: Warning: m2/1: 987
+Line\.s:12: Warning: m2/2: 987
+Line\.s:10: Warning: m2/1: zyx
+Line\.s:12: Warning: m2/2: zyx
+Line\.s:10: Warning: m2/1: CBA
+Line\.s:12: Warning: m2/2: CBA
+line\.s:[0-9]*29: Warning: \.warning .*
+line\.s:[0-9]*35: Warning: irp/1: 123
+line\.s:[0-9]*37: Warning: irp/2: 123
+line\.s:[0-9]*35: Warning: irp/1: 456
+line\.s:[0-9]*37: Warning: irp/2: 456
+line\.s:[0-9]*39: Warning: \.warning .*
+line\.s:[0-9]*45: Warning: rept/1
+line\.s:[0-9]*47: Warning: rept/2
+line\.s:[0-9]*45: Warning: rept/1
+line\.s:[0-9]*47: Warning: rept/2
+line\.s:[0-9]*45: Warning: rept/1
+line\.s:[0-9]*47: Warning: rept/2
+line\.s:[0-9]*49: Warning: \.warning .*
diff --git a/gas/testsuite/gas/elf/line.s b/gas/testsuite/gas/elf/line.s
new file mode 100644 (file)
index 0000000..2190cc3
--- /dev/null
+++ b/gas/testsuite/gas/elf/line.s
@@ -0,0 +1,49 @@
+       .macro m1 args:vararg
+       .warning "m1/1: \args"
+       .nop
+       .warning "m1/2: \args"
+       .endm
+
+       .macro m2 args:vararg
+       .file "Line.s"
+       .line 9
+       .warning "m2/1: \args"
+       .nop
+       .warning "m2/2: \args"
+       .endm
+
+       .text
+
+# 10018 "line.s"
+       .warning
+
+macro:
+       m1 123
+       m1 abc
+       m1 XYZ
+       .warning
+
+       m2 987
+       m2 zyx
+       m2 CBA
+       .warning
+
+# 20032 "line.s"
+
+irp:
+       .irp arg, 123, 456
+       .warning "irp/1: \arg"
+       .nop
+       .warning "irp/2: \arg"
+       .endr
+       .warning
+
+# 30042 "line.s"
+
+rept:
+       .rept 3
+       .warning "rept/1"
+       .nop
+       .warning "rept/2"
+       .endr
+       .warning
diff --git a/gas/testsuite/gas/mmix/err-greg1.s b/gas/testsuite/gas/mmix/err-greg1.s
index 8c6af661e35e5a35ad81e09503e821a2e5578abd..be89c6c83f5dfe2fd85989c0a572cad24904cae8 100644 (file)
--- a/gas/testsuite/gas/mmix/err-greg1.s
+++ b/gas/testsuite/gas/mmix/err-greg1.s
@@ -6,5 +6,5 @@
 
 Main SWYM 0
        .rept 223
-       GREG
-       .endr   % { dg-error "too many GREG registers allocated" "" }
+       GREG    % { dg-error "too many GREG registers allocated" "" }
+       .endr