| Pin | Mux0 | Mux1 | Mux2 | Mux3 |
| --- | ----------- | ----------- | ----------- | ----------- |
-| 32 | E VSSI_4 | |
-| 33 | E VDDI_4 | |
-| 34 | E VDDI_4 | |
-| 35 | E VSSI_4 | |
-| 36 | E SYS_PLLVCOUT | |
-| 37 | E GPIOE_E0 | |
-| 38 | E GPIOE_E1 | |
-| 39 | E GPIOE_E2 | |
-| 40 | E GPIOE_E3 | |
-| 41 | E GPIOE_E4 | |
+| 32 | E GPIOE_E0 | |
+| 33 | E GPIOE_E1 | |
+| 34 | E GPIOE_E2 | |
+| 35 | E GPIOE_E3 | |
+| 36 | E GPIOE_E4 | |
+| 37 | E SYS_PLLVCOUT | |
+| 38 | E VSSI_4 | |
+| 39 | E VDDI_4 | |
+| 40 | E VDDI_4 | |
+| 41 | E VSSI_4 | |
| 42 | E GPIOE_E5 | |
| 43 | E GPIOE_E6 | |
| 44 | E GPIOE_E7 | |
| 51 | E GPIOE_E10 | |
| 52 | E GPIOE_E11 | |
| 53 | E GPIOE_E12 | |
-| 54 | E GPIOE_E13 | |
-| 55 | E GPIOE_E14 | |
-| 56 | E GPIOE_E15 | |
-| 57 | E EINT_0 | |
-| 58 | E EINT_1 | |
-| 59 | E EINT_2 | |
-| 60 | E VSSI_5 | |
-| 61 | E VDDI_5 | |
-| 62 | E VSSI_5 | |
-| 63 | E VDDI_5 | |
+| 54 | E VSSI_5 | |
+| 55 | E VDDI_5 | |
+| 56 | E VSSI_5 | |
+| 57 | E VDDI_5 | |
+| 58 | E GPIOE_E13 | |
+| 59 | E GPIOE_E14 | |
+| 60 | E GPIOE_E15 | |
+| 61 | E EINT_0 | |
+| 62 | E EINT_1 | |
+| 63 | E EINT_2 | |
## Bank S (32 pins, width 2)
| 115 | W SDR_CASn | |
| 116 | W SDR_WEn | |
| 117 | W SDR_CSn0 | |
-| 118 | W UART0_TX | |
-| 119 | W UART0_RX | |
-| 120 | W MSPI0_CK | |
-| 121 | W MSPI0_NSS | |
-| 122 | W MSPI0_MOSI | |
-| 123 | W MSPI0_MISO | |
-| 124 | W VSSI_3 | |
-| 125 | W VDDI_3 | |
-| 126 | W VSSE_3 | |
-| 127 | W VDDE_3 | |
+| 118 | W VSSI_3 | |
+| 119 | W VDDI_3 | |
+| 120 | W VSSE_3 | |
+| 121 | W VDDE_3 | |
+| 122 | W UART0_TX | |
+| 123 | W UART0_RX | |
+| 124 | W MSPI0_CK | |
+| 125 | W MSPI0_NSS | |
+| 126 | W MSPI0_MOSI | |
+| 127 | W MSPI0_MISO | |
# Pinouts (Fixed function)
External Interrupt
-* EINT_0 : E25/0
-* EINT_1 : E26/0
-* EINT_2 : E27/0
+* EINT_0 : E29/0
+* EINT_1 : E30/0
+* EINT_2 : E31/0
## GPIO
GPIO
-* GPIOE_E0 : E5/0
-* GPIOE_E1 : E6/0
+* GPIOE_E0 : E0/0
+* GPIOE_E1 : E1/0
* GPIOE_E10 : E19/0
* GPIOE_E11 : E20/0
* GPIOE_E12 : E21/0
-* GPIOE_E13 : E22/0
-* GPIOE_E14 : E23/0
-* GPIOE_E15 : E24/0
-* GPIOE_E2 : E7/0
-* GPIOE_E3 : E8/0
-* GPIOE_E4 : E9/0
+* GPIOE_E13 : E26/0
+* GPIOE_E14 : E27/0
+* GPIOE_E15 : E28/0
+* GPIOE_E2 : E2/0
+* GPIOE_E3 : E3/0
+* GPIOE_E4 : E4/0
* GPIOE_E5 : E10/0
* GPIOE_E6 : E11/0
* GPIOE_E7 : E12/0
SPI Master 1 (general)
-* MSPI0_CK : W24/0
-* MSPI0_MISO : W27/0
-* MSPI0_MOSI : W26/0
-* MSPI0_NSS : W25/0
+* MSPI0_CK : W28/0
+* MSPI0_MISO : W31/0
+* MSPI0_MOSI : W30/0
+* MSPI0_NSS : W29/0
## MTWI
* SYS_PLLSELA0 : N29/0
* SYS_PLLSELA1 : N30/0
* SYS_PLLTESTOUT : N31/0
-* SYS_PLLVCOUT : E4/0
+* SYS_PLLVCOUT : E5/0
* SYS_RST : N27/0
## UART0
UART (TX/RX) 1
-* UART0_RX : W23/0
-* UART0_TX : W22/0
+* UART0_RX : W27/0
+* UART0_TX : W26/0
## VDD
* VDDE_0 : S0/0
* VDDE_1 : S31/0
* VDDE_2 : W0/0
-* VDDE_3 : W31/0
+* VDDE_3 : W25/0
* VDDE_6 : N7/0
* VDDI_0 : S2/0
* VDDI_1 : S29/0
* VDDI_2 : W2/0
-* VDDI_3 : W29/0
-* VDDI_4 : E1/0 E2/0
-* VDDI_5 : E29/0 E31/0
+* VDDI_3 : W23/0
+* VDDI_4 : E7/0 E8/0
+* VDDI_5 : E23/0 E25/0
* VDDI_6 : N8/0
* VDDI_7 : N23/0 N25/0
* VSSE_0 : S1/0
* VSSE_1 : S30/0
* VSSE_2 : W1/0
-* VSSE_3 : W30/0
+* VSSE_3 : W24/0
* VSSE_6 : N6/0
* VSSI_0 : S3/0
* VSSI_1 : S28/0
* VSSI_2 : W3/0
-* VSSI_3 : W28/0
-* VSSI_4 : E0/0 E3/0
-* VSSI_5 : E28/0 E30/0
+* VSSI_3 : W22/0
+* VSSI_4 : E6/0 E9/0
+* VSSI_5 : E22/0 E24/0
* VSSI_6 : N9/0
* VSSI_7 : N22/0 N24/0
-* UART0_TX 118 W22/0
-* UART0_RX 119 W23/0
+* UART0_TX 122 W26/0
+* UART0_RX 123 W27/0
## GPIOS
## GPIOE
-* GPIOE_E0 37 E5/0
-* GPIOE_E1 38 E6/0
-* GPIOE_E2 39 E7/0
-* GPIOE_E3 40 E8/0
-* GPIOE_E4 41 E9/0
+* GPIOE_E0 32 E0/0
+* GPIOE_E1 33 E1/0
+* GPIOE_E2 34 E2/0
+* GPIOE_E3 35 E3/0
+* GPIOE_E4 36 E4/0
* GPIOE_E5 42 E10/0
* GPIOE_E6 43 E11/0
* GPIOE_E7 44 E12/0
* GPIOE_E10 51 E19/0
* GPIOE_E11 52 E20/0
* GPIOE_E12 53 E21/0
-* GPIOE_E13 54 E22/0
-* GPIOE_E14 55 E23/0
-* GPIOE_E15 56 E24/0
+* GPIOE_E13 58 E26/0
+* GPIOE_E14 59 E27/0
+* GPIOE_E15 60 E28/0
## JTAG
## EINT
-* EINT_0 57 E25/0
-* EINT_1 58 E26/0
-* EINT_2 59 E27/0
+* EINT_0 61 E29/0
+* EINT_1 62 E30/0
+* EINT_2 63 E31/0
## VDD
* VDDE_6 7 N7/0
* VDDI_6 8 N8/0
* VDDI_7 23 N23/0
-* VDDI_4 33 E1/0
-* VDDI_5 61 E29/0
+* VDDI_4 39 E7/0
+* VDDI_5 55 E23/0
## VSS
* VSSE_6 6 N6/0
* VSSI_6 9 N9/0
* VSSI_7 22 N22/0
-* VSSI_4 32 E0/0
-* VSSI_5 60 E28/0
+* VSSI_4 38 E6/0
+* VSSI_5 54 E22/0
## SYS
* SYS_PLLSELA0 29 N29/0
* SYS_PLLSELA1 30 N30/0
* SYS_PLLTESTOUT 31 N31/0
-* SYS_PLLVCOUT 36 E4/0
+* SYS_PLLVCOUT 37 E5/0
## MTWI
## MSPI0
-* MSPI0_CK 120 W24/0
-* MSPI0_NSS 121 W25/0
-* MSPI0_MOSI 122 W26/0
-* MSPI0_MISO 123 W27/0
+* MSPI0_CK 124 W28/0
+* MSPI0_NSS 125 W29/0
+* MSPI0_MOSI 126 W30/0
+* MSPI0_MISO 127 W31/0
## SDR
| --- | ----------- | ----------- | ----------- | ----------- |
| 24 | N VSSI_7 | | | |
| 25 | N VDDI_7 | | | |
-| 34 | E VDDI_4 | | | |
-| 35 | E VSSI_4 | | | |
-| 62 | E VSSI_5 | | | |
-| 63 | E VDDI_5 | | | |
+| 40 | E VDDI_4 | | | |
+| 41 | E VSSI_4 | | | |
+| 56 | E VSSI_5 | | | |
+| 57 | E VDDI_5 | | | |
| 64 | S VDDE_0 | | | |
| 65 | S VSSE_0 | | | |
| 66 | S VDDI_0 | | | |
| 97 | W VSSE_2 | | | |
| 98 | W VDDI_2 | | | |
| 99 | W VSSI_2 | | | |
-| 124 | W VSSI_3 | | | |
-| 125 | W VDDI_3 | | | |
-| 126 | W VSSE_3 | | | |
-| 127 | W VDDE_3 | | | |
+| 118 | W VSSI_3 | | | |
+| 119 | W VDDI_3 | | | |
+| 120 | W VSSE_3 | | | |
+| 121 | W VDDE_3 | | | |
# Reference Datasheets
projects / libreriscv.git / commitdiff