(no commit message)
authorlkcl <lkcl@web>
Wed, 11 Mar 2020 04:40:51 +0000 (04:40 +0000)
committerIkiWiki <ikiwiki.info>
Wed, 11 Mar 2020 04:40:51 +0000 (04:40 +0000)
3d_gpu/architecture/decoder.mdwn

index 5a6f18db6ae0a9ca9b305dcbdeea8b87a83df9ed..4ca718256531c1f189ca8690ebd10ee9800fb596 100644 (file)
@@ -2,6 +2,8 @@
 
 The decoder is in charge of translating the RISCV or POWER instruction stream into operations that can be handled by our backend. It will have an extra input bit, set via a MSR that will switch which architecture it treats an instruction as.
 
+Source code: <https://git.libre-riscv.org/?p=soc.git;a=tree;f=src/soc/decoder;hb=HEAD>
+
 ## POWER
 
 ### Fixed point instructions