Replace `std::map` with `dict` for `simplemap_mappers`.

diff --git a/passes/techmap/simplemap.cc b/passes/techmap/simplemap.cc
index b65b3e972799c40e13a24a087934ee9252602415..214157a64a0dcbdb403c0203338004e447211d59 100644 (file)
--- a/passes/techmap/simplemap.cc
+++ b/passes/techmap/simplemap.cc
@@ -522,7 +522,7 @@ void simplemap_dlatch(RTLIL::Module *module, RTLIL::Cell *cell)
        }
 }
 
-void simplemap_get_mappers(std::map<RTLIL::IdString, void(*)(RTLIL::Module*, RTLIL::Cell*)> &mappers)
+void simplemap_get_mappers(dict<IdString, void(*)(RTLIL::Module*, RTLIL::Cell*)> &mappers)
 {
        mappers[ID($not)]         = simplemap_not;
        mappers[ID($pos)]         = simplemap_pos;
@@ -559,7 +559,7 @@ void simplemap_get_mappers(std::map<RTLIL::IdString, void(*)(RTLIL::Module*, RTL
 
 void simplemap(RTLIL::Module *module, RTLIL::Cell *cell)
 {
-       static std::map<RTLIL::IdString, void(*)(RTLIL::Module*, RTLIL::Cell*)> mappers;
+       static dict<IdString, void(*)(RTLIL::Module*, RTLIL::Cell*)> mappers;
        static bool initialized_mappers = false;
 
        if (!initialized_mappers) {
@@ -595,7 +595,7 @@ struct SimplemapPass : public Pass {
                log_header(design, "Executing SIMPLEMAP pass (map simple cells to gate primitives).\n");
                extra_args(args, 1, design);
 
-               std::map<RTLIL::IdString, void(*)(RTLIL::Module*, RTLIL::Cell*)> mappers;
+               dict<IdString, void(*)(RTLIL::Module*, RTLIL::Cell*)> mappers;
                simplemap_get_mappers(mappers);
 
                for (auto mod : design->modules()) {

diff --git a/passes/techmap/simplemap.h b/passes/techmap/simplemap.h
index c2d73ea791159dbbf248f9a6d4ee47fea444d2a4..5091050a11dc444aa94687dd87320f698326cf1d 100644 (file)
--- a/passes/techmap/simplemap.h
+++ b/passes/techmap/simplemap.h
@@ -42,7 +42,7 @@ extern void simplemap_adff(RTLIL::Module *module, RTLIL::Cell *cell);
 extern void simplemap_dlatch(RTLIL::Module *module, RTLIL::Cell *cell);
 extern void simplemap(RTLIL::Module *module, RTLIL::Cell *cell);
 
-extern void simplemap_get_mappers(std::map<RTLIL::IdString, void(*)(RTLIL::Module*, RTLIL::Cell*)> &mappers);
+extern void simplemap_get_mappers(dict<RTLIL::IdString, void(*)(RTLIL::Module*, RTLIL::Cell*)> &mappers);
 
 YOSYS_NAMESPACE_END
 

diff --git a/passes/techmap/techmap.cc b/passes/techmap/techmap.cc
index 99ec92f3346bb10c3a134cfe68c2596e74b16597..bd7cc14a9846f43657affcd3e4fc23ae78eb3997 100644 (file)
--- a/passes/techmap/techmap.cc
+++ b/passes/techmap/techmap.cc
@@ -62,7 +62,7 @@ void apply_prefix(IdString prefix, RTLIL::SigSpec &sig, RTLIL::Module *module)
 
 struct TechmapWorker
 {
-       std::map<IdString, void(*)(RTLIL::Module*, RTLIL::Cell*)> simplemap_mappers;
+       dict<IdString, void(*)(RTLIL::Module*, RTLIL::Cell*)> simplemap_mappers;
        std::map<std::pair<IdString, std::map<IdString, RTLIL::Const>>, RTLIL::Module*> techmap_cache;
        std::map<RTLIL::Module*, bool> techmap_do_cache;
        std::set<RTLIL::Module*, IdString::compare_ptr_by_name<RTLIL::Module>> module_queue;