Grammar
authorEddie Hung <eddie@fpgeh.com>
Fri, 20 Sep 2019 21:24:31 +0000 (14:24 -0700)
committerEddie Hung <eddie@fpgeh.com>
Fri, 20 Sep 2019 21:24:31 +0000 (14:24 -0700)
techlibs/xilinx/abc_model.v

index 1c69dd21c738b8932bf822092ef998d8fe65dc12..0a8d531d756dddc999bd8c8e68acdc2ebb53862d 100644 (file)
@@ -47,7 +47,7 @@ endmodule
 
 // Modules used to model the comb/seq behaviour of DSP48E1
 //   With abc_map.v responsible for splicing the below modules
-//   into between the combinatorial DSP48E1 box (e.g. disconnecting
+//   between the combinatorial DSP48E1 box (e.g. disconnecting
 //   A when AREG, MREG or PREG is enabled and splicing in the
 //   "$__ABC_DSP48E1_REG" blackbox as "REG" in the diagram below)
 //   this acts to first disables the combinatorial path (as there