Make HiFive1 testing (mostly) work again
authorTim Newsome <tim@sifive.com>
Fri, 9 Jun 2017 21:09:35 +0000 (14:09 -0700)
committerTim Newsome <tim@sifive.com>
Fri, 9 Jun 2017 21:09:35 +0000 (14:09 -0700)
Currently failing:
    DebugChangeString
    DebugFunctionCall
    InstantHaltTest

debug/targets/HiFive1/link.lds
debug/targets/HiFive1/openocd.cfg

index 1dbb99c4777d2e3ff014f0e84929306e51082aa0..1e0645a34ef8ac6f1c6f0fd23b0bab9d4ee52ed4 100755 (executable)
@@ -13,7 +13,7 @@ SECTIONS
   .data : { *(.data) }
 
   .sdata : {
-    _gp = . + 0x800;
+    __global_pointer$ = . + 0x800;
     *(.srodata.cst16) *(.srodata.cst8) *(.srodata.cst4) *(.srodata.cst2)
     *(.srodata*)
     *(.sdata .sdata.* .gnu.linkonce.s.*)
index 72a54469d8664b936337d62c8b9eb9ff642d84ab..5bde59bb0a26f3174a666e35e5321d239d418421 100644 (file)
@@ -14,10 +14,13 @@ jtag newtap $_CHIPNAME cpu -irlen 5 -expected-id 0x10e31913
 
 set _TARGETNAME $_CHIPNAME.cpu
 target create $_TARGETNAME riscv -chain-position $_TARGETNAME
-$_TARGETNAME configure -work-area-phys 0x80000000 -work-area-size 8096 -work-area-backup 1 -rtos riscv
+$_TARGETNAME configure -work-area-phys 0x80000000 -work-area-size 8096 -work-area-backup 1
+#-rtos riscv
 
 flash bank my_first_flash fespi 0x20000000 0 0 0 $_TARGETNAME
 init
 #reset
 halt
 flash protect 0 64 last off
+
+echo "Ready for Remote Connections"