column name adjustment

diff --git a/openpower/sv/example_dep_matrices.mdwn b/openpower/sv/example_dep_matrices.mdwn
index fb6390d1a0b06e83eb75d194eb672571cd99e926..a30d8950dc9d8ff0a6763f15d068c0e8bac5c334 100644 (file)
--- a/openpower/sv/example_dep_matrices.mdwn
+++ b/openpower/sv/example_dep_matrices.mdwn
@@ -2,18 +2,18 @@
 
 # Scalar with Vector "Lanes"
 
-| FU-REGS | r0 | r1 | r2 | r3 | r4 | r5 | r6 | r7 |  FU-FU | L0A0 | L1A0 | L2A0 | L3A0 | L0A1 | L1A2 | L2A1 | L3A1 | SA1 | SA2 | SL1 | SL2 |
-|---------|----|----|----|----|----|----|----|----|--------|------|------|----- |------|------|------|------|------|-----|-----|-----|-----|
-|V-L0-ALU0| y  |    |    |    |  y |    |    |    |  ->    | y    |      |      |      | y    |      |      |      | ?   | ?   | ?   | ?   |
-|V-L1-ALU0|    | y  |    |    |    |  y |    |    |  ->    |      |  y   |      |      |      | y    |      |      | ?   | ?   | ?   | ?   |
-|V-L2-ALU0|    |    | y  |    |    |    | y  |    |  ->    |      |      | y    |      |      |      | y    |      | ?   | ?   | ?   | ?   |
-|V-L3-ALU0|    |    |    | y  |    |    |    | y  |  ->    |      |      |      | y    |      |      |      | y    | ?   | ?   | ?   | ?   |
-|V-L0-ALU1| y  |    |    |    |  y |    |    |    |  ->    | y    |      |      |      | y    |      |      |      | ?   | ?   | ?   | ?   |
-|V-L1-ALU1|    | y  |    |    |    |  y |    |    |  ->    |      |  y   |      |      |      | y    |      |      | ?   | ?   | ?   | ?   |
-|V-L2-ALU1|    |    | y  |    |    |    | y  |    |  ->    |      |      | y    |      |      |      | y    |      | ?   | ?   | ?   | ?   |
-|V-L3-ALU1|    |    |    | y  |    |    |    | y  |  ->    |      |      |      | y    |      |      |      | y    | ?   | ?   | ?   | ?   |
-|S-ALU1   | y  | y  | y  | y  | y  | y  | y  | y  |  ->    | ?    | ?    | ?    | ?    | ?    | ?    | ?    |      | y   | y   | y   | y   |
-|S-ALU2   | y  | y  | y  | y  | y  | y  | y  | y  |  ->    | ?    | ?    | ?    | ?    | ?    | ?    | ?    |      | y   | y   | y   | y   |
-|S-LOGIC1 | y  | y  | y  | y  | y  | y  | y  | y  |  ->    | ?    | ?    | ?    | ?    | ?    | ?    | ?    |      | y   | y   | y   | y   |
-|S-LOGIC2 | y  | y  | y  | y  | y  | y  | y  | y  |  ->    | ?    | ?    | ?    | ?    | ?    | ?    | ?    |      | y   | y   | y   | y   |
+| FU-REGS -| r0 | r1 | r2 | r3 | r4 | r5 | r6 | r7 |  FU-FU | L0A0 | L1A0 | L2A0 | L3A0 | L0A1 | L1A2 | L2A1 | L3A1 | SA1 | SA2 | SL1 | SL2 |
+|----------|----|----|----|----|----|----|----|----|--------|------|------|----- |------|------|------|------|------|-----|-----|-----|-----|
+|V\_L0-ALU0| y  |    |    |    |  y |    |    |    |  ->    | y    |      |      |      | y    |      |      |      | ?   | ?   | ?   | ?   |
+|V\_L1-ALU0|    | y  |    |    |    |  y |    |    |  ->    |      |  y   |      |      |      | y    |      |      | ?   | ?   | ?   | ?   |
+|V\_L2-ALU0|    |    | y  |    |    |    | y  |    |  ->    |      |      | y    |      |      |      | y    |      | ?   | ?   | ?   | ?   |
+|V\_L3-ALU0|    |    |    | y  |    |    |    | y  |  ->    |      |      |      | y    |      |      |      | y    | ?   | ?   | ?   | ?   |
+|V\_L0-ALU1| y  |    |    |    |  y |    |    |    |  ->    | y    |      |      |      | y    |      |      |      | ?   | ?   | ?   | ?   |
+|V\_L1-ALU1|    | y  |    |    |    |  y |    |    |  ->    |      |  y   |      |      |      | y    |      |      | ?   | ?   | ?   | ?   |
+|V\_L2-ALU1|    |    | y  |    |    |    | y  |    |  ->    |      |      | y    |      |      |      | y    |      | ?   | ?   | ?   | ?   |
+|V\_L3-ALU1|    |    |    | y  |    |    |    | y  |  ->    |      |      |      | y    |      |      |      | y    | ?   | ?   | ?   | ?   |
+|S\_ALU1   | y  | y  | y  | y  | y  | y  | y  | y  |  ->    | ?    | ?    | ?    | ?    | ?    | ?    | ?    |      | y   | y   | y   | y   |
+|S\_ALU2   | y  | y  | y  | y  | y  | y  | y  | y  |  ->    | ?    | ?    | ?    | ?    | ?    | ?    | ?    |      | y   | y   | y   | y   |
+|S\_LOGIC1 | y  | y  | y  | y  | y  | y  | y  | y  |  ->    | ?    | ?    | ?    | ?    | ?    | ?    | ?    |      | y   | y   | y   | y   |
+|S\_LOGIC2 | y  | y  | y  | y  | y  | y  | y  | y  |  ->    | ?    | ?    | ?    | ?    | ?    | ?    | ?    |      | y   | y   | y   | y   |