re PR target/20924 (inline float divide does not set correct fpu status flags)
authorSteve Ellcey <sje@cup.hp.com>
Wed, 13 Apr 2005 15:57:37 +0000 (15:57 +0000)
committerSteve Ellcey <sje@gcc.gnu.org>
Wed, 13 Apr 2005 15:57:37 +0000 (15:57 +0000)
PR target/20924
* config/ia64/ia64.md (divsf3_internal_lat): Generate frcpa with
fpsr 0 instead of fpsr 1.
(divsf3_internal_thr): Ditto.
(divdf3_internal_lat): Ditto.
(divdf3_internal_thr): Ditto.
(divxf3_internal_lat): Ditto.
(divxf3_internal_thr): Ditto.

From-SVN: r98095

gcc/ChangeLog
gcc/config/ia64/ia64.md

index 1f484e004f7bbdf98a42d21c888c2eb56c18d1b7..4ab243cc7034ed1f8cd951dc618332c545a0ef40 100644 (file)
@@ -1,3 +1,14 @@
+2005-04-13  Steve Ellcey  <sje@cup.hp.com>
+
+       PR target/20924
+       * config/ia64/ia64.md (divsf3_internal_lat): Generate frcpa with
+       fpsr 0 instead of fpsr 1.
+       (divsf3_internal_thr): Ditto.
+       (divdf3_internal_lat): Ditto.
+       (divdf3_internal_thr): Ditto.
+       (divxf3_internal_lat): Ditto.
+       (divxf3_internal_thr): Ditto.
+
 2005-04-13  Kazu Hirata  <kazu@cs.umass.edu>
 
        PR tree-optimization/20913
index fc99ce5a91c21f075461223f732e284cccdaf4c5..485c3ff6023f986f14a37c17226906f09ecfafc3 100644 (file)
   [(parallel [(set (match_dup 6) (div:XF (const_int 1) (match_dup 8)))
              (set (match_dup 5) (unspec:BI [(match_dup 7) (match_dup 8)]
                                            UNSPEC_FR_RECIP_APPROX))
-             (use (const_int 1))])
+             (use (const_int 0))])
    (cond_exec (ne (match_dup 5) (const_int 0))
      (parallel [(set (match_dup 3) (mult:XF (match_dup 7) (match_dup 6)))
                (use (const_int 1))]))
   [(parallel [(set (match_dup 6) (div:XF (const_int 1) (match_dup 8)))
              (set (match_dup 5) (unspec:BI [(match_dup 7) (match_dup 8)]
                                            UNSPEC_FR_RECIP_APPROX))
-             (use (const_int 1))])
+             (use (const_int 0))])
    (cond_exec (ne (match_dup 5) (const_int 0))
      (parallel [(set (match_dup 3)
                     (minus:XF (match_dup 10)
   [(parallel [(set (match_dup 7) (div:XF (const_int 1) (match_dup 9)))
              (set (match_dup 6) (unspec:BI [(match_dup 8) (match_dup 9)]
                                            UNSPEC_FR_RECIP_APPROX))
-             (use (const_int 1))])
+             (use (const_int 0))])
    (cond_exec (ne (match_dup 6) (const_int 0))
      (parallel [(set (match_dup 3) (mult:XF (match_dup 8) (match_dup 7)))
                (use (const_int 1))]))
   [(parallel [(set (match_dup 6) (div:XF (const_int 1) (match_dup 8)))
              (set (match_dup 5) (unspec:BI [(match_dup 7) (match_dup 8)]
                                            UNSPEC_FR_RECIP_APPROX))
-             (use (const_int 1))])
+             (use (const_int 0))])
    (cond_exec (ne (match_dup 5) (const_int 0))
      (parallel [(set (match_dup 3)
                     (minus:XF (match_dup 10)
   [(parallel [(set (match_dup 0) (div:XF (const_int 1) (match_dup 2)))
              (set (match_dup 7) (unspec:BI [(match_dup 1) (match_dup 2)]
                                            UNSPEC_FR_RECIP_APPROX))
-             (use (const_int 1))])
+             (use (const_int 0))])
    (cond_exec (ne (match_dup 7) (const_int 0))
      (parallel [(set (match_dup 3)
                     (minus:XF (match_dup 8)
   [(parallel [(set (match_dup 0) (div:XF (const_int 1) (match_dup 2)))
              (set (match_dup 5) (unspec:BI [(match_dup 1) (match_dup 2)]
                                            UNSPEC_FR_RECIP_APPROX))
-             (use (const_int 1))])
+             (use (const_int 0))])
    (cond_exec (ne (match_dup 5) (const_int 0))
      (parallel [(set (match_dup 3)
                     (minus:XF (match_dup 6)