projects / binutils-gdb.git / commitdiff
? search:
summary | shortlog | log | commit | commitdiff | tree
raw | patch | inline | side by side (parent: 71545ee)
* mips-opc.c (mips_builtin_opcodes): If an insn uses single
authorJeff Law <law@redhat.com>
Fri, 11 Jul 1997 16:13:42 +0000 (16:13 +0000)
committerJeff Law <law@redhat.com>
Fri, 11 Jul 1997 16:13:42 +0000 (16:13 +0000)
        precision FP, mark it as such.  Likewise for double precision
        FP.  Mark ISA1 insns.  Consolidate duplicate opcodes where
        possible.
        (mips_builtin_opcodes): Remove non-existant r5900 instructions
toshiba_5900 stuff

opcodes/ChangeLog patch | blob | history
opcodes/mips-opc.c patch | blob | history

diff --git a/opcodes/ChangeLog b/opcodes/ChangeLog
index d70042af852d983cb26c15e9fc39a6fcd17f2a23..f741123b0d336bfda273be9ba4c572f6530ae2a6 100644 (file)
--- a/opcodes/ChangeLog
+++ b/opcodes/ChangeLog
@@ -1,4 +1,14 @@
-start-sanitize-5900
+Thu Jul 10 12:56:10 1997  Jeffrey A Law  (law@cygnus.com)
+
+       * mips-opc.c (mips_builtin_opcodes): If an insn uses single
+       precision FP, mark it as such.  Likewise for double precision
+       FP.  Mark ISA1 insns.  Consolidate duplicate opcodes where
+       possible.
+start-sanitize-r5900
+       (mips_builtin_opcodes): Remove non-existant r5900 instructions
+end-sanitize-r5900
+
+start-sanitize-r5900
 Thu Jun 26 16:20:27 1997  Jeffrey A Law  (law@cygnus.com)
 
        * mips-opc.c (mips_builtin_opcodes): Add "pinteh", "pexeh" and
diff --git a/opcodes/mips-opc.c b/opcodes/mips-opc.c
index e09c08279211d01536fe1ecf7f6b4d8726a1e317..c69cbc248bc9b4cdc4dfdc612c5db3bf1c56bc81 100644 (file)
--- a/opcodes/mips-opc.c
+++ b/opcodes/mips-opc.c
@@ -62,36 +62,17 @@ Software Foundation, 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA.  *
 #define RD_HI  INSN_READ_HI
 #define RD_LO  INSN_READ_LO
 
+#define I1     INSN_ISA1
 #define I2     INSN_ISA2
 #define I3     INSN_ISA3
-#define P3     INSN_4650
 #define I4     INSN_ISA4
+#define P3     INSN_4650
 #define L1     INSN_4010
 #define V1      INSN_4100
 #define T3      INSN_3900
-#define A3      INSN_3900  /* see note below about A5 */
 
 /* start-sanitize-r5900 */
-/* 
-   A5,X5 - the 5900 is mostly a mips3 machine with a few mips4
-   instructions.  I've kluged this by duplicating the particular
-   mips4 instructions and marking them INSN_5900.  This solution
-   to the mostly mipsX but some mipsX+1 problem does not scale
-   well, and has the drawback of duplicating some of the data
-   in this table.  Also, this solution will loose if you specify
-   a mips4 + 5900 machine, because it will include the same 
-   insn twice.  But it works for now.
-
-   T5 - r5900 extension instructions (not mips anything)
-   A5 is used to mark mips4 insns that are on the 5900.
-   X5 is used to mark mips4 insns (mostly double math insns) 
-      that are NOT on the 5900, but are needed until I can 
-      fix the compiler and librarys not to use or generate them.
-   */
-
-#define T5      INSN_5900
-#define A5      INSN_5900
-#define X5      INSN_5900
+#define T5     INSN_5900
 /* end-sanitize-r5900 */
 
 
@@ -111,67 +92,58 @@ const struct mips_opcode mips_builtin_opcodes[] = {
    them first.  The assemblers uses a hash table based on the
    instruction name anyhow.  */
 /* name,       args,   mask,           match,  pinfo */
-{"nop",     "",                0x00000000, 0xffffffff, 0                       },
-{"li",      "t,j",      0x24000000, 0xffe00000, WR_t                   }, /* addiu */
-{"li",     "t,i",      0x34000000, 0xffe00000, WR_t                    }, /* ori */
+{"nop",     "",                0x00000000, 0xffffffff, 0,              I1      },
+{"li",      "t,j",      0x24000000, 0xffe00000, WR_t,          I1      }, /* addiu */
+{"li",     "t,i",      0x34000000, 0xffe00000, WR_t,           I1      }, /* ori */
 {"li",      "t,I",     0,    (int) M_LI,       INSN_MACRO              },
 {"move",    "d,s",     0x0000002d, 0xfc1f07ff, WR_d|RD_s,      I3      },/* daddu */
-{"move",    "d,s",     0x00000021, 0xfc1f07ff, WR_d|RD_s               },/* addu */
-{"move",    "d,s",     0x00000025, 0xfc1f07ff, WR_d|RD_s               },/* or */
-{"b",       "p",       0x10000000, 0xffff0000, UBD                     },/* beq 0,0 */
-{"b",       "p",       0x04010000, 0xffff0000, UBD                     },/* bgez 0 */
-{"bal",     "p",       0x04110000, 0xffff0000, UBD|WR_31               },/* bgezal 0*/
+{"move",    "d,s",     0x00000021, 0xfc1f07ff, WR_d|RD_s,      I1      },/* addu */
+{"move",    "d,s",     0x00000025, 0xfc1f07ff, WR_d|RD_s,      I1      },/* or */
+{"b",       "p",       0x10000000, 0xffff0000, UBD,            I1      },/* beq 0,0 */
+{"b",       "p",       0x04010000, 0xffff0000, UBD,            I1      },/* bgez 0 */
+{"bal",     "p",       0x04110000, 0xffff0000, UBD|WR_31,      I1      },/* bgezal 0*/
 
 {"abs",     "d,v",     0,    (int) M_ABS,      INSN_MACRO              },
-{"abs.s",   "D,V",     0x46000005, 0xffff003f, WR_D|RD_S               },
-{"abs.d",   "D,V",     0x46200005, 0xffff003f, WR_D|RD_S               },
-{"add",     "d,v,t",   0x00000020, 0xfc0007ff, WR_d|RD_s|RD_t          },
+{"abs.s",   "D,V",     0x46000005, 0xffff003f, WR_D|RD_S|FP_S, I1      },
+{"abs.d",   "D,V",     0x46200005, 0xffff003f, WR_D|RD_S|FP_D, I1      },
+{"add",     "d,v,t",   0x00000020, 0xfc0007ff, WR_d|RD_s|RD_t, I1      },
 {"add",     "t,r,I",   0,    (int) M_ADD_I,    INSN_MACRO              },
-{"add.s",   "D,V,T",   0x46000000, 0xffe0003f, WR_D|RD_S|RD_T          },
-{"add.d",   "D,V,T",   0x46200000, 0xffe0003f, WR_D|RD_S|RD_T          },
-{"addi",    "t,r,j",   0x20000000, 0xfc000000, WR_t|RD_s               },
-{"addiu",   "t,r,j",   0x24000000, 0xfc000000, WR_t|RD_s               },
-{"addu",    "d,v,t",   0x00000021, 0xfc0007ff, WR_d|RD_s|RD_t          },
+{"add.s",   "D,V,T",   0x46000000, 0xffe0003f, WR_D|RD_S|RD_T|FP_S,    I1},
+{"add.d",   "D,V,T",   0x46200000, 0xffe0003f, WR_D|RD_S|RD_T|FP_D,    I1},
+{"addi",    "t,r,j",   0x20000000, 0xfc000000, WR_t|RD_s,      I1      },
+{"addiu",   "t,r,j",   0x24000000, 0xfc000000, WR_t|RD_s,      I1      },
+{"addu",    "d,v,t",   0x00000021, 0xfc0007ff, WR_d|RD_s|RD_t, I1      },
 {"addu",    "t,r,I",   0,    (int) M_ADDU_I,   INSN_MACRO              },
-{"and",     "d,v,t",   0x00000024, 0xfc0007ff, WR_d|RD_s|RD_t          },
+{"and",     "d,v,t",   0x00000024, 0xfc0007ff, WR_d|RD_s|RD_t, I1      },
 {"and",     "t,r,I",   0,    (int) M_AND_I,    INSN_MACRO              },
-{"andi",    "t,r,i",   0x30000000, 0xfc000000, WR_t|RD_s               },
+{"andi",    "t,r,i",   0x30000000, 0xfc000000, WR_t|RD_s,      I1      },
 /* b is at the top of the table.  */
 /* bal is at the top of the table.  */
-{"bc0f",    "p",       0x41000000, 0xffff0000, CBD|RD_CC               },
-{"bc0fl",   "p",       0x41020000, 0xffff0000, CBL|RD_CC,      A3      },
-{"bc0fl",   "p",       0x41020000, 0xffff0000, CBL|RD_CC,      I2      },
-{"bc1f",    "p",       0x45000000, 0xffff0000, CBD|RD_CC               },
-{"bc1f",    "N,p",     0x45000000, 0xffe30000, CBD|RD_CC,      I4      },
-{"bc1fl",   "p",       0x45020000, 0xffff0000, CBL|RD_CC,      A3      },
-{"bc1fl",   "p",       0x45020000, 0xffff0000, CBL|RD_CC,      I2      },
-{"bc1fl",   "N,p",     0x45020000, 0xffe30000, CBL|RD_CC,      I4      },
-{"bc2f",    "p",       0x49000000, 0xffff0000, CBD|RD_CC               },
-{"bc2fl",   "p",       0x49020000, 0xffff0000, CBL|RD_CC,      A3      },
-{"bc2fl",   "p",       0x49020000, 0xffff0000, CBL|RD_CC,      I2      },
-{"bc3f",    "p",       0x4d000000, 0xffff0000, CBD|RD_CC               },
-{"bc3fl",   "p",       0x4d020000, 0xffff0000, CBL|RD_CC,      A3      },
-{"bc3fl",   "p",       0x4d020000, 0xffff0000, CBL|RD_CC,      I2      },
-{"bc0t",    "p",       0x41010000, 0xffff0000, CBD|RD_CC               },
-{"bc0tl",   "p",       0x41030000, 0xffff0000, CBL|RD_CC,      A3      },
-{"bc0tl",   "p",       0x41030000, 0xffff0000, CBL|RD_CC,      I2      },
-{"bc1t",    "p",       0x45010000, 0xffff0000, CBD|RD_CC               },
-{"bc1t",    "N,p",     0x45010000, 0xffe30000, CBD|RD_CC,      I4      },
-{"bc1tl",   "p",       0x45030000, 0xffff0000, CBL|RD_CC,      A3      },
-{"bc1tl",   "p",       0x45030000, 0xffff0000, CBL|RD_CC,      I2      },
-{"bc1tl",   "N,p",     0x45030000, 0xffe30000, CBL|RD_CC,      I4      },
-{"bc2t",    "p",       0x49010000, 0xffff0000, CBD|RD_CC               },
-{"bc2tl",   "p",       0x49030000, 0xffff0000, CBL|RD_CC,      A3      },
-{"bc2tl",   "p",       0x49030000, 0xffff0000, CBL|RD_CC,      I2      },
-{"bc3t",    "p",       0x4d010000, 0xffff0000, CBD|RD_CC               },
-{"bc3tl",   "p",       0x4d030000, 0xffff0000, CBL|RD_CC,      A3      },
-{"bc3tl",   "p",       0x4d030000, 0xffff0000, CBL|RD_CC,      I2      },
-{"beqz",    "s,p",     0x10000000, 0xfc1f0000, CBD|RD_s                },
+{"bc0f",    "p",       0x41000000, 0xffff0000, CBD|RD_CC,      I1      },
+{"bc0fl",   "p",       0x41020000, 0xffff0000, CBL|RD_CC,      I2|T3   },
+{"bc1f",    "p",       0x45000000, 0xffff0000, CBD|RD_CC|FP_S, I1      },
+{"bc1f",    "N,p",     0x45000000, 0xffe30000, CBD|RD_CC|FP_S, I4      },
+{"bc1fl",   "p",       0x45020000, 0xffff0000, CBL|RD_CC|FP_S, I2|T3   },
+{"bc1fl",   "N,p",     0x45020000, 0xffe30000, CBL|RD_CC|FP_S, I4      },
+{"bc2f",    "p",       0x49000000, 0xffff0000, CBD|RD_CC,      I1      },
+{"bc2fl",   "p",       0x49020000, 0xffff0000, CBL|RD_CC,      I2|T3   },
+{"bc3f",    "p",       0x4d000000, 0xffff0000, CBD|RD_CC,      I1      },
+{"bc3fl",   "p",       0x4d020000, 0xffff0000, CBL|RD_CC,      I2|T3   },
+{"bc0t",    "p",       0x41010000, 0xffff0000, CBD|RD_CC,      I1      },
+{"bc0tl",   "p",       0x41030000, 0xffff0000, CBL|RD_CC,      I2|T3   },
+{"bc1t",    "p",       0x45010000, 0xffff0000, CBD|RD_CC|FP_S, I1      },
+{"bc1t",    "N,p",     0x45010000, 0xffe30000, CBD|RD_CC|FP_S, I4      },
+{"bc1tl",   "p",       0x45030000, 0xffff0000, CBL|RD_CC|FP_S, I2|T3   },
+{"bc1tl",   "N,p",     0x45030000, 0xffe30000, CBL|RD_CC|FP_S, I4      },
+{"bc2t",    "p",       0x49010000, 0xffff0000, CBD|RD_CC,      I1      },
+{"bc2tl",   "p",       0x49030000, 0xffff0000, CBL|RD_CC,      I2|T3   },
+{"bc3t",    "p",       0x4d010000, 0xffff0000, CBD|RD_CC,      I1      },
+{"bc3tl",   "p",       0x4d030000, 0xffff0000, CBL|RD_CC,      I2|T3   },
+{"beqz",    "s,p",     0x10000000, 0xfc1f0000, CBD|RD_s,       I1      },
 {"beqzl",   "s,p",     0x50000000, 0xfc1f0000, CBL|RD_s,       I2      },
-{"beq",     "s,t,p",   0x10000000, 0xfc000000, CBD|RD_s|RD_t           },
+{"beq",     "s,t,p",   0x10000000, 0xfc000000, CBD|RD_s|RD_t,  I1      },
 {"beq",     "s,I,p",   0,    (int) M_BEQ_I,    INSN_MACRO              },
-{"beql",    "s,t,p",   0x50000000, 0xfc000000, CBL|RD_s|RD_t,  A3      },
-{"beql",    "s,t,p",   0x50000000, 0xfc000000, CBL|RD_s|RD_t,  I2      },
+{"beql",    "s,t,p",   0x50000000, 0xfc000000, CBL|RD_s|RD_t,  I2|T3   },
 {"beql",    "s,I,p",   2,    (int) M_BEQL_I,   INSN_MACRO              },
 {"bge",     "s,t,p",   0,    (int) M_BGE,      INSN_MACRO              },
 {"bge",     "s,I,p",   0,    (int) M_BGE_I,    INSN_MACRO              },
@@ -181,12 +153,10 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"bgeu",    "s,I,p",   0,    (int) M_BGEU_I,   INSN_MACRO              },
 {"bgeul",   "s,t,p",   2,    (int) M_BGEUL,    INSN_MACRO              },
 {"bgeul",   "s,I,p",   2,    (int) M_BGEUL_I,  INSN_MACRO              },
-{"bgez",    "s,p",     0x04010000, 0xfc1f0000, CBD|RD_s                },
-{"bgezl",   "s,p",     0x04030000, 0xfc1f0000, CBL|RD_s,       A3      },
-{"bgezl",   "s,p",     0x04030000, 0xfc1f0000, CBL|RD_s,       I2      },
-{"bgezal",  "s,p",     0x04110000, 0xfc1f0000, CBD|RD_s|WR_31          },
-{"bgezall", "s,p",     0x04130000, 0xfc1f0000, CBL|RD_s,       A3      },
-{"bgezall", "s,p",     0x04130000, 0xfc1f0000, CBL|RD_s,       I2      },
+{"bgez",    "s,p",     0x04010000, 0xfc1f0000, CBD|RD_s,       I1      },
+{"bgezl",   "s,p",     0x04030000, 0xfc1f0000, CBL|RD_s,       I2|T3   },
+{"bgezal",  "s,p",     0x04110000, 0xfc1f0000, CBD|RD_s|WR_31, I1      },
+{"bgezall", "s,p",     0x04130000, 0xfc1f0000, CBL|RD_s,       I2|T3   },
 {"bgt",     "s,t,p",   0,    (int) M_BGT,      INSN_MACRO              },
 {"bgt",     "s,I,p",   0,    (int) M_BGT_I,    INSN_MACRO              },
 {"bgtl",    "s,t,p",   2,    (int) M_BGTL,     INSN_MACRO              },
@@ -195,9 +165,8 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"bgtu",    "s,I,p",   0,    (int) M_BGTU_I,   INSN_MACRO              },
 {"bgtul",   "s,t,p",   2,    (int) M_BGTUL,    INSN_MACRO              },
 {"bgtul",   "s,I,p",   2,    (int) M_BGTUL_I,  INSN_MACRO              },
-{"bgtz",    "s,p",     0x1c000000, 0xfc1f0000, CBD|RD_s                },
-{"bgtzl",   "s,p",     0x5c000000, 0xfc1f0000, CBL|RD_s,       A3      },
-{"bgtzl",   "s,p",     0x5c000000, 0xfc1f0000, CBL|RD_s,       I2      },
+{"bgtz",    "s,p",     0x1c000000, 0xfc1f0000, CBD|RD_s,       I1      },
+{"bgtzl",   "s,p",     0x5c000000, 0xfc1f0000, CBL|RD_s,       I2|T3   },
 {"ble",     "s,t,p",   0,    (int) M_BLE,      INSN_MACRO              },
 {"ble",     "s,I,p",   0,    (int) M_BLE_I,    INSN_MACRO              },
 {"blel",    "s,t,p",   2,    (int) M_BLEL,     INSN_MACRO              },
@@ -206,9 +175,8 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"bleu",    "s,I,p",   0,    (int) M_BLEU_I,   INSN_MACRO              },
 {"bleul",   "s,t,p",   2,    (int) M_BLEUL,    INSN_MACRO              },
 {"bleul",   "s,I,p",   2,    (int) M_BLEUL_I,  INSN_MACRO              },
-{"blez",    "s,p",     0x18000000, 0xfc1f0000, CBD|RD_s                },
-{"blezl",   "s,p",     0x58000000, 0xfc1f0000, CBL|RD_s,       A3      },
-{"blezl",   "s,p",     0x58000000, 0xfc1f0000, CBL|RD_s,       I2      },
+{"blez",    "s,p",     0x18000000, 0xfc1f0000, CBD|RD_s,       I1      },
+{"blezl",   "s,p",     0x58000000, 0xfc1f0000, CBL|RD_s,       I2|T3   },
 {"blt",     "s,t,p",   0,    (int) M_BLT,      INSN_MACRO              },
 {"blt",     "s,I,p",   0,    (int) M_BLT_I,    INSN_MACRO              },
 {"bltl",    "s,t,p",   2,    (int) M_BLTL,     INSN_MACRO              },
@@ -216,111 +184,108 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"bltu",    "s,t,p",   0,    (int) M_BLTU,     INSN_MACRO              },
 {"bltu",    "s,I,p",   0,    (int) M_BLTU_I,   INSN_MACRO              },
 {"bltul",   "s,t,p",   2,    (int) M_BLTUL,    INSN_MACRO              },
-{"bltul",   "s,I,p",   2,    (int) M_BLTUL_I,  INSN_MACRO                      },
-{"bltz",    "s,p",     0x04000000, 0xfc1f0000, CBD|RD_s                        },
-{"bltzl",   "s,p",     0x04020000, 0xfc1f0000, CBL|RD_s,               A3      },
-{"bltzl",   "s,p",     0x04020000, 0xfc1f0000, CBL|RD_s,               I2      },
-{"bltzal",  "s,p",     0x04100000, 0xfc1f0000, CBD|RD_s|WR_31                  },
-{"bltzall", "s,p",     0x04120000, 0xfc1f0000, CBL|RD_s,               A3      },
-{"bltzall", "s,p",     0x04120000, 0xfc1f0000, CBL|RD_s,               I2      },
-{"bnez",    "s,p",     0x14000000, 0xfc1f0000, CBD|RD_s                        },
-{"bnezl",   "s,p",     0x54000000, 0xfc1f0000, CBL|RD_s,               I2      },
-{"bne",     "s,t,p",   0x14000000, 0xfc000000, CBD|RD_s|RD_t                   },
-{"bne",     "s,I,p",   0,    (int) M_BNE_I,    INSN_MACRO                      },
-{"bnel",    "s,t,p",   0x54000000, 0xfc000000, CBL|RD_s|RD_t,          A3      },
-{"bnel",    "s,t,p",   0x54000000, 0xfc000000, CBL|RD_s|RD_t,          I2      },
-{"bnel",    "s,I,p",   2,    (int) M_BNEL_I,   INSN_MACRO                      },
-{"break",   "",                0x0000000d, 0xffffffff, TRAP                            },
-{"break",   "c",       0x0000000d, 0xfc00003f, TRAP                            },
-{"c.f.d",   "S,T",     0x46200030, 0xffe007ff, RD_S|RD_T|WR_CC                 },
-{"c.f.d",   "M,S,T",   0x46200030, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.f.s",   "S,T",     0x46000030, 0xffe007ff, RD_S|RD_T|WR_CC                 },
-{"c.f.s",   "M,S,T",   0x46000030, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.un.d",  "S,T",     0x46200031, 0xffe007ff, RD_S|RD_T|WR_CC                 },
-{"c.un.d",  "M,S,T",   0x46200031, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.un.s",  "S,T",     0x46000031, 0xffe007ff, RD_S|RD_T|WR_CC                 },
-{"c.un.s",  "M,S,T",   0x46000031, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.eq.d",  "S,T",     0x46200032, 0xffe007ff, RD_S|RD_T|WR_CC                 },
-{"c.eq.d",  "M,S,T",   0x46200032, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.eq.s",  "S,T",     0x46000032, 0xffe007ff, RD_S|RD_T|WR_CC                 },
-{"c.eq.s",  "M,S,T",   0x46000032, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ueq.d", "S,T",     0x46200033, 0xffe007ff, RD_S|RD_T|WR_CC                 },
-{"c.ueq.d", "M,S,T",   0x46200033, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ueq.s", "S,T",     0x46000033, 0xffe007ff, RD_S|RD_T|WR_CC                 },
-{"c.ueq.s", "M,S,T",   0x46000033, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.olt.d", "S,T",     0x46200034, 0xffe007ff, RD_S|RD_T|WR_CC                 },
-{"c.olt.d", "M,S,T",   0x46200034, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.olt.s", "S,T",     0x46000034, 0xffe007ff, RD_S|RD_T|WR_CC                 },
-{"c.olt.s", "M,S,T",   0x46000034, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ult.d", "S,T",     0x46200035, 0xffe007ff, RD_S|RD_T|WR_CC                 },
-{"c.ult.d", "M,S,T",   0x46200035, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ult.s", "S,T",     0x46000035, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.ult.s", "M,S,T",   0x46000035, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ole.d", "S,T",     0x46200036, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.ole.d", "M,S,T",   0x46200036, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ole.s", "S,T",     0x46000036, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.ole.s", "M,S,T",   0x46000036, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ule.d", "S,T",     0x46200037, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.ule.d", "M,S,T",   0x46200037, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ule.s", "S,T",     0x46000037, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.ule.s", "M,S,T",   0x46000037, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.sf.d",  "S,T",     0x46200038, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.sf.d",  "M,S,T",   0x46200038, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.sf.s",  "S,T",     0x46000038, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.sf.s",  "M,S,T",   0x46000038, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ngle.d","S,T",     0x46200039, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.ngle.d","M,S,T",   0x46200039, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ngle.s","S,T",     0x46000039, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.ngle.s","M,S,T",   0x46000039, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.seq.d", "S,T",     0x4620003a, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.seq.d", "M,S,T",   0x4620003a, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.seq.s", "S,T",     0x4600003a, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.seq.s", "M,S,T",   0x4600003a, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ngl.d", "S,T",     0x4620003b, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.ngl.d", "M,S,T",   0x4620003b, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ngl.s", "S,T",     0x4600003b, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.ngl.s", "M,S,T",   0x4600003b, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.lt.d",  "S,T",     0x4620003c, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.lt.d",  "M,S,T",   0x4620003c, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.lt.s",  "S,T",     0x4600003c, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.lt.s",  "M,S,T",   0x4600003c, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.nge.d", "S,T",     0x4620003d, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.nge.d", "M,S,T",   0x4620003d, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.nge.s", "S,T",     0x4600003d, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.nge.s", "M,S,T",   0x4600003d, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.le.d",  "S,T",     0x4620003e, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.le.d",  "M,S,T",   0x4620003e, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.le.s",  "S,T",     0x4600003e, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.le.s",  "M,S,T",   0x4600003e, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ngt.d", "S,T",     0x4620003f, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.ngt.d", "M,S,T",   0x4620003f, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
-{"c.ngt.s", "S,T",     0x4600003f, 0xffe007ff, RD_S|RD_T|WR_CC },
-{"c.ngt.s", "M,S,T",   0x4600003f, 0xffe000ff, RD_S|RD_T|WR_CC,        I4      },
+{"bltul",   "s,I,p",   2,    (int) M_BLTUL_I,  INSN_MACRO              },
+{"bltz",    "s,p",     0x04000000, 0xfc1f0000, CBD|RD_s,       I1      },
+{"bltzl",   "s,p",     0x04020000, 0xfc1f0000, CBL|RD_s,       I2|T3   },
+{"bltzal",  "s,p",     0x04100000, 0xfc1f0000, CBD|RD_s|WR_31, I1      },
+{"bltzall", "s,p",     0x04120000, 0xfc1f0000, CBL|RD_s,       I2|T3   },
+{"bnez",    "s,p",     0x14000000, 0xfc1f0000, CBD|RD_s,       I1      },
+{"bnezl",   "s,p",     0x54000000, 0xfc1f0000, CBL|RD_s,       I2      },
+{"bne",     "s,t,p",   0x14000000, 0xfc000000, CBD|RD_s|RD_t,  I1      },
+{"bne",     "s,I,p",   0,    (int) M_BNE_I,    INSN_MACRO              },
+{"bnel",    "s,t,p",   0x54000000, 0xfc000000, CBL|RD_s|RD_t,  I2|T3   },
+{"bnel",    "s,I,p",   2,    (int) M_BNEL_I,   INSN_MACRO              },
+{"break",   "",                0x0000000d, 0xffffffff, TRAP,           I1      },
+{"break",   "c",       0x0000000d, 0xfc00003f, TRAP,           I1      },
+{"c.f.d",   "S,T",     0x46200030, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.f.d",   "M,S,T",   0x46200030, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.f.s",   "S,T",     0x46000030, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.f.s",   "M,S,T",   0x46000030, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.un.d",  "S,T",     0x46200031, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.un.d",  "M,S,T",   0x46200031, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.un.s",  "S,T",     0x46000031, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.un.s",  "M,S,T",   0x46000031, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.eq.d",  "S,T",     0x46200032, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.eq.d",  "M,S,T",   0x46200032, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.eq.s",  "S,T",     0x46000032, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.eq.s",  "M,S,T",   0x46000032, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.ueq.d", "S,T",     0x46200033, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.ueq.d", "M,S,T",   0x46200033, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.ueq.s", "S,T",     0x46000033, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.ueq.s", "M,S,T",   0x46000033, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.olt.d", "S,T",     0x46200034, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.olt.d", "M,S,T",   0x46200034, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.olt.s", "S,T",     0x46000034, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.olt.s", "M,S,T",   0x46000034, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.ult.d", "S,T",     0x46200035, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.ult.d", "M,S,T",   0x46200035, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.ult.s", "S,T",     0x46000035, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.ult.s", "M,S,T",   0x46000035, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.ole.d", "S,T",     0x46200036, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.ole.d", "M,S,T",   0x46200036, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.ole.s", "S,T",     0x46000036, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.ole.s", "M,S,T",   0x46000036, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.ule.d", "S,T",     0x46200037, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.ule.d", "M,S,T",   0x46200037, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.ule.s", "S,T",     0x46000037, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.ule.s", "M,S,T",   0x46000037, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.sf.d",  "S,T",     0x46200038, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.sf.d",  "M,S,T",   0x46200038, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.sf.s",  "S,T",     0x46000038, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.sf.s",  "M,S,T",   0x46000038, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.ngle.d","S,T",     0x46200039, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.ngle.d","M,S,T",   0x46200039, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.ngle.s","S,T",     0x46000039, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.ngle.s","M,S,T",   0x46000039, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.seq.d", "S,T",     0x4620003a, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.seq.d", "M,S,T",   0x4620003a, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.seq.s", "S,T",     0x4600003a, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.seq.s", "M,S,T",   0x4600003a, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.ngl.d", "S,T",     0x4620003b, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.ngl.d", "M,S,T",   0x4620003b, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.ngl.s", "S,T",     0x4600003b, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.ngl.s", "M,S,T",   0x4600003b, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.lt.d",  "S,T",     0x4620003c, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.lt.d",  "M,S,T",   0x4620003c, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.lt.s",  "S,T",     0x4600003c, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.lt.s",  "M,S,T",   0x4600003c, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.nge.d", "S,T",     0x4620003d, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.nge.d", "M,S,T",   0x4620003d, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.nge.s", "S,T",     0x4600003d, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.nge.s", "M,S,T",   0x4600003d, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.le.d",  "S,T",     0x4620003e, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.le.d",  "M,S,T",   0x4620003e, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.le.s",  "S,T",     0x4600003e, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.le.s",  "M,S,T",   0x4600003e, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
+{"c.ngt.d", "S,T",     0x4620003f, 0xffe007ff, RD_S|RD_T|WR_CC|FP_D,   I1      },
+{"c.ngt.d", "M,S,T",   0x4620003f, 0xffe000ff, RD_S|RD_T|WR_CC|FP_D,   I4      },
+{"c.ngt.s", "S,T",     0x4600003f, 0xffe007ff, RD_S|RD_T|WR_CC|FP_S,   I1      },
+{"c.ngt.s", "M,S,T",   0x4600003f, 0xffe000ff, RD_S|RD_T|WR_CC|FP_S,   I4      },
 {"cache",   "k,o(b)",  0xbc000000, 0xfc000000, RD_b,           I3      },
-{"ceil.l.d", "D,S",    0x4620000a, 0xffff003f, WR_D|RD_S,      I3      },
-{"ceil.l.s", "D,S",    0x4600000a, 0xffff003f, WR_D|RD_S,      I3      },
-{"ceil.w.d", "D,S",    0x4620000e, 0xffff003f, WR_D|RD_S,      I2      },
-{"ceil.w.s", "D,S",    0x4600000e, 0xffff003f, WR_D|RD_S,      I2      },
-{"cfc0",    "t,G",     0x40400000, 0xffe007ff, LCD|WR_t|RD_C0          },
-{"cfc1",    "t,G",     0x44400000, 0xffe007ff, LCD|WR_t|RD_C1          },
-{"cfc1",    "t,S",     0x44400000, 0xffe007ff, LCD|WR_t|RD_C1          },
-{"cfc2",    "t,G",     0x48400000, 0xffe007ff, LCD|WR_t|RD_C2          },
-{"cfc3",    "t,G",     0x4c400000, 0xffe007ff, LCD|WR_t|RD_C3          },
-{"ctc0",    "t,G",     0x40c00000, 0xffe007ff, COD|RD_t|WR_CC          },
-{"ctc1",    "t,G",     0x44c00000, 0xffe007ff, COD|RD_t|WR_CC          },
-{"ctc1",    "t,S",     0x44c00000, 0xffe007ff, COD|RD_t|WR_CC          },
-{"ctc2",    "t,G",     0x48c00000, 0xffe007ff, COD|RD_t|WR_CC          },
-{"ctc3",    "t,G",     0x4cc00000, 0xffe007ff, COD|RD_t|WR_CC          },
-{"cvt.d.l", "D,S",     0x46a00021, 0xffff003f, WR_D|RD_S,      I3      },
-{"cvt.d.s", "D,S",     0x46000021, 0xffff003f, WR_D|RD_S               },
-{"cvt.d.w", "D,S",     0x46800021, 0xffff003f, WR_D|RD_S               },
-{"cvt.l.d", "D,S",     0x46200025, 0xffff003f, WR_D|RD_S,      I3      },
-{"cvt.l.s", "D,S",     0x46000025, 0xffff003f, WR_D|RD_S,      I3      },
-{"cvt.s.l", "D,S",     0x46a00020, 0xffff003f, WR_D|RD_S,      I3      },
-{"cvt.s.d", "D,S",     0x46200020, 0xffff003f, WR_D|RD_S       },
-{"cvt.s.w", "D,S",     0x46800020, 0xffff003f, WR_D|RD_S       },
-{"cvt.w.d", "D,S",     0x46200024, 0xffff003f, WR_D|RD_S       },
-{"cvt.w.s", "D,S",     0x46000024, 0xffff003f, WR_D|RD_S       },
+{"ceil.l.d", "D,S",    0x4620000a, 0xffff003f, WR_D|RD_S|FP_D, I3      },
+{"ceil.l.s", "D,S",    0x4600000a, 0xffff003f, WR_D|RD_S|FP_S, I3      },
+{"ceil.w.d", "D,S",    0x4620000e, 0xffff003f, WR_D|RD_S|FP_D, I2      },
+{"ceil.w.s", "D,S",    0x4600000e, 0xffff003f, WR_D|RD_S|FP_S, I2      },
+{"cfc0",    "t,G",     0x40400000, 0xffe007ff, LCD|WR_t|RD_C0, I1      },
+{"cfc1",    "t,G",     0x44400000, 0xffe007ff, LCD|WR_t|RD_C1|FP_S,    I1      },
+{"cfc1",    "t,S",     0x44400000, 0xffe007ff, LCD|WR_t|RD_C1|FP_S,    I1      },
+{"cfc2",    "t,G",     0x48400000, 0xffe007ff, LCD|WR_t|RD_C2, I1      },
+{"cfc3",    "t,G",     0x4c400000, 0xffe007ff, LCD|WR_t|RD_C3, I1      },
+{"ctc0",    "t,G",     0x40c00000, 0xffe007ff, COD|RD_t|WR_CC, I1      },
+{"ctc1",    "t,G",     0x44c00000, 0xffe007ff, COD|RD_t|WR_CC|FP_S,    I1      },
+{"ctc1",    "t,S",     0x44c00000, 0xffe007ff, COD|RD_t|WR_CC|FP_S,    I1      },
+{"ctc2",    "t,G",     0x48c00000, 0xffe007ff, COD|RD_t|WR_CC, I1      },
+{"ctc3",    "t,G",     0x4cc00000, 0xffe007ff, COD|RD_t|WR_CC, I1      },
+{"cvt.d.l", "D,S",     0x46a00021, 0xffff003f, WR_D|RD_S|FP_D, I3      },
+{"cvt.d.s", "D,S",     0x46000021, 0xffff003f, WR_D|RD_S|FP_D|FP_S,    I1      },
+{"cvt.d.w", "D,S",     0x46800021, 0xffff003f, WR_D|RD_S|FP_D, I1      },
+{"cvt.l.d", "D,S",     0x46200025, 0xffff003f, WR_D|RD_S|FP_D, I3      },
+{"cvt.l.s", "D,S",     0x46000025, 0xffff003f, WR_D|RD_S|FP_S, I3      },
+{"cvt.s.l", "D,S",     0x46a00020, 0xffff003f, WR_D|RD_S|FP_S, I3      },
+{"cvt.s.d", "D,S",     0x46200020, 0xffff003f, WR_D|RD_S|FP_S|FP_D,    I1      },
+{"cvt.s.w", "D,S",     0x46800020, 0xffff003f, WR_D|RD_S|FP_S, I1      },
+{"cvt.w.d", "D,S",     0x46200024, 0xffff003f, WR_D|RD_S|FP_D, I1      },
+{"cvt.w.s", "D,S",     0x46000024, 0xffff003f, WR_D|RD_S|FP_S, I1      },
 {"dabs",    "d,v",     3,    (int) M_DABS,     INSN_MACRO      },
 {"dadd",    "d,v,t",   0x0000002c, 0xfc0007ff, WR_d|RD_s|RD_t, I3      },
 {"dadd",    "t,r,I",   3,    (int) M_DADD_I,   INSN_MACRO      },
@@ -343,18 +308,18 @@ const struct mips_opcode mips_builtin_opcodes[] = {
    though the first operand appeared twice (the first operand is both
    a source and a destination).  To get the div machine instruction,
    you must use an explicit destination of $0.  */
-{"div",     "z,s,t",   0x0000001a, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO   },
-{"div",     "z,t",     0x0000001a, 0xffe0ffff, RD_s|RD_t|WR_HI|WR_LO   },
+{"div",     "z,s,t",   0x0000001a, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,  I1      },
+{"div",     "z,t",     0x0000001a, 0xffe0ffff, RD_s|RD_t|WR_HI|WR_LO,  I1      },
 {"div",     "d,v,t",   0,    (int) M_DIV_3,    INSN_MACRO      },
 {"div",     "d,v,I",   0,    (int) M_DIV_3I,   INSN_MACRO      },
   /* start-sanitize-r5900 */
 {"div1",    "s,t",     0x7000001a, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,  T5      },
   /* end-sanitize-r5900 */
-{"div.d",   "D,V,T",   0x46200003, 0xffe0003f, WR_D|RD_S|RD_T  },
-{"div.s",   "D,V,T",   0x46000003, 0xffe0003f, WR_D|RD_S|RD_T  },
+{"div.d",   "D,V,T",   0x46200003, 0xffe0003f, WR_D|RD_S|RD_T|FP_D,    I1      },
+{"div.s",   "D,V,T",   0x46000003, 0xffe0003f, WR_D|RD_S|RD_T|FP_S,    I1      },
 /* For divu, see the comments about div.  */
-{"divu",    "z,s,t",   0x0000001b, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO   },
-{"divu",    "z,t",     0x0000001b, 0xffe0ffff, RD_s|RD_t|WR_HI|WR_LO   },
+{"divu",    "z,s,t",   0x0000001b, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,  I1      },
+{"divu",    "z,t",     0x0000001b, 0xffe0ffff, RD_s|RD_t|WR_HI|WR_LO,  I1      },
 {"divu",    "d,v,t",   0,    (int) M_DIVU_3,   INSN_MACRO      },
 {"divu",    "d,v,I",   0,    (int) M_DIVU_3I,  INSN_MACRO      },
   /* start-sanitize-r5900 */
@@ -367,8 +332,8 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"dmadd16", "s,t",      0x00000029, 0xfc00ffff, RD_s|RD_t|WR_LO|RD_LO, V1      },
 {"dmfc0",   "t,G",     0x40200000, 0xffe007ff, LCD|WR_t|RD_C0, I3      },
 {"dmtc0",   "t,G",     0x40a00000, 0xffe007ff, COD|RD_t|WR_C0|WR_CC,   I3      },
-{"dmfc1",   "t,S",     0x44200000, 0xffe007ff, LCD|WR_t|RD_S,  I3      },
-{"dmtc1",   "t,S",     0x44a00000, 0xffe007ff, COD|RD_t|WR_S,  I3      },
+{"dmfc1",   "t,S",     0x44200000, 0xffe007ff, LCD|WR_t|RD_S|FP_S,     I3      },
+{"dmtc1",   "t,S",     0x44a00000, 0xffe007ff, COD|RD_t|WR_S|FP_S,     I3      },
 {"dmul",    "d,v,t",   3,    (int) M_DMUL,     INSN_MACRO      },
 {"dmul",    "d,v,I",   3,    (int) M_DMUL_I,   INSN_MACRO      },
 {"dmulo",   "d,v,t",   3,    (int) M_DMULO,    INSN_MACRO      },
@@ -405,25 +370,25 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"dsubu",   "d,v,t",   0x0000002f, 0xfc0007ff, WR_d|RD_s|RD_t, I3      },
 {"dsubu",   "d,v,I",   3,    (int) M_DSUBU_I,  INSN_MACRO      },
 {"eret",    "",                0x42000018, 0xffffffff, I3      },
-{"floor.l.d", "D,S",   0x4620000b, 0xffff003f, WR_D|RD_S,      I3      },
-{"floor.l.s", "D,S",   0x4600000b, 0xffff003f, WR_D|RD_S,      I3      },
-{"floor.w.d", "D,S",   0x4620000f, 0xffff003f, WR_D|RD_S,      I2      },
-{"floor.w.s", "D,S",   0x4600000f, 0xffff003f, WR_D|RD_S,      I2      },
+{"floor.l.d", "D,S",   0x4620000b, 0xffff003f, WR_D|RD_S|FP_D, I3      },
+{"floor.l.s", "D,S",   0x4600000b, 0xffff003f, WR_D|RD_S|FP_S, I3      },
+{"floor.w.d", "D,S",   0x4620000f, 0xffff003f, WR_D|RD_S|FP_D, I2      },
+{"floor.w.s", "D,S",   0x4600000f, 0xffff003f, WR_D|RD_S|FP_S, I2      },
 {"flushi",  "",                0xbc010000, 0xffffffff, 0,              L1      },
 {"flushd",  "",                0xbc020000, 0xffffffff, 0, L1           },
 {"flushid", "",                0xbc030000, 0xffffffff, 0, L1           },
 {"hibernate","",        0x42000023, 0xffffffff,        0, V1   },
-{"jr",      "s",       0x00000008, 0xfc1fffff, UBD|RD_s        },
-{"j",       "s",       0x00000008, 0xfc1fffff, UBD|RD_s        }, /* jr */
+{"jr",      "s",       0x00000008, 0xfc1fffff, UBD|RD_s,       I1      },
+{"j",       "s",       0x00000008, 0xfc1fffff, UBD|RD_s,       I1      }, /* jr */
 /* SVR4 PIC code requires special handling for j, so it must be a
    macro.  */
 {"j",      "a",        0,     (int) M_J_A,     INSN_MACRO      },
 /* This form of j is used by the disassembler and internally by the
    assembler, but will never match user input (because the line above
    will match first).  */
-{"j",       "a",       0x08000000, 0xfc000000, UBD             },
-{"jalr",    "s",       0x0000f809, 0xfc1fffff, UBD|RD_s|WR_d   },
-{"jalr",    "d,s",     0x00000009, 0xfc1f07ff, UBD|RD_s|WR_d   },
+{"j",       "a",       0x08000000, 0xfc000000, UBD,            I1      },
+{"jalr",    "s",       0x0000f809, 0xfc1fffff, UBD|RD_s|WR_d,  I1      },
+{"jalr",    "d,s",     0x00000009, 0xfc1f07ff, UBD|RD_s|WR_d,  I1      },
 /* SVR4 PIC code requires special handling for jal, so it must be a
    macro.  */
 {"jal",     "d,s",     0,     (int) M_JAL_2,   INSN_MACRO      },
@@ -432,21 +397,21 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 /* This form of jal is used by the disassembler and internally by the
    assembler, but will never match user input (because the line above
    will match first).  */
-{"jal",     "a",       0x0c000000, 0xfc000000, UBD|WR_31       },
-{"jalx",    "a",       0x74000000, 0xfc000000, UBD|WR_31       },
+{"jal",     "a",       0x0c000000, 0xfc000000, UBD|WR_31,      I1      },
+{"jalx",    "a",       0x74000000, 0xfc000000, UBD|WR_31,      I1      },
 {"la",      "t,A(b)",  0,    (int) M_LA_AB,    INSN_MACRO      },
-{"lb",      "t,o(b)",  0x80000000, 0xfc000000, LDD|RD_b|WR_t   },
+{"lb",      "t,o(b)",  0x80000000, 0xfc000000, LDD|RD_b|WR_t,  I1      },
 {"lb",      "t,A(b)",  0,    (int) M_LB_AB,    INSN_MACRO      },
-{"lbu",     "t,o(b)",  0x90000000, 0xfc000000, LDD|RD_b|WR_t   },
+{"lbu",     "t,o(b)",  0x90000000, 0xfc000000, LDD|RD_b|WR_t,  I1      },
 {"lbu",     "t,A(b)",  0,    (int) M_LBU_AB,   INSN_MACRO      },
 {"ld",     "t,o(b)",   0xdc000000, 0xfc000000, WR_t|RD_b,      I3      },
 {"ld",      "t,o(b)",  0,    (int) M_LD_OB,    INSN_MACRO      },
 {"ld",      "t,A(b)",  0,    (int) M_LD_AB,    INSN_MACRO      },
-{"ldc1",    "T,o(b)",  0xd4000000, 0xfc000000, CLD|RD_b|WR_T,  I2      },
-{"ldc1",    "E,o(b)",  0xd4000000, 0xfc000000, CLD|RD_b|WR_T,  I2      },
+{"ldc1",    "T,o(b)",  0xd4000000, 0xfc000000, CLD|RD_b|WR_T|FP_D,     I2      },
+{"ldc1",    "E,o(b)",  0xd4000000, 0xfc000000, CLD|RD_b|WR_T|FP_D,     I2      },
 {"ldc1",    "T,A(b)",  2,    (int) M_LDC1_AB,  INSN_MACRO      },
 {"ldc1",    "E,A(b)",  2,    (int) M_LDC1_AB,  INSN_MACRO      },
-{"l.d",     "T,o(b)",  0xd4000000, 0xfc000000, CLD|RD_b|WR_T,  I2      }, /* ldc1 */
+{"l.d",     "T,o(b)",  0xd4000000, 0xfc000000, CLD|RD_b|WR_T|FP_D,     I2      }, /* ldc1 */
 {"l.d",     "T,o(b)",  0,    (int) M_L_DOB,    INSN_MACRO      },
 {"l.d",     "T,A(b)",  0,    (int) M_L_DAB,    INSN_MACRO      },
 {"ldc2",    "E,o(b)",  0xd8000000, 0xfc000000, CLD|RD_b|WR_CC, I2      },
@@ -458,12 +423,9 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"ldr",            "t,o(b)",   0x6c000000, 0xfc000000, LDD|WR_t|RD_b,  I3      },
 {"ldr",     "t,A(b)",  3,    (int) M_LDR_AB,   INSN_MACRO      },
 {"ldxc1",   "D,t(b)",  0x4c000001, 0xfc00f83f, LDD|WR_D|RD_t|RD_b,     I4      },
-  /* start-sanitize-r5900 */
-{"ldxc1",   "D,t(b)",  0x4c000001, 0xfc00f83f, LDD|WR_D|RD_t|RD_b,     X5      },
-  /* end-sanitize-r5900 */
-{"lh",      "t,o(b)",  0x84000000, 0xfc000000, LDD|RD_b|WR_t   },
+{"lh",      "t,o(b)",  0x84000000, 0xfc000000, LDD|RD_b|WR_t,  I1      },
 {"lh",      "t,A(b)",  0,    (int) M_LH_AB,    INSN_MACRO      },
-{"lhu",     "t,o(b)",  0x94000000, 0xfc000000, LDD|RD_b|WR_t   },
+{"lhu",     "t,o(b)",  0x94000000, 0xfc000000, LDD|RD_b|WR_t,  I1      },
 {"lhu",     "t,A(b)",  0,    (int) M_LHU_AB,   INSN_MACRO      },
 /* li is at the start of the table.  */
 {"li.d",    "t,F",     0,    (int) M_LI_D,     INSN_MACRO      },
@@ -474,48 +436,42 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"ll",     "t,A(b)",   2,    (int) M_LL_AB,    INSN_MACRO      },
 {"lld",            "t,o(b)",   0xd0000000, 0xfc000000, LDD|RD_b|WR_t,  I3      },
 {"lld",     "t,A(b)",  3,    (int) M_LLD_AB,   INSN_MACRO      },
-{"lui",     "t,u",     0x3c000000, 0xffe00000, WR_t            },
+{"lui",     "t,u",     0x3c000000, 0xffe00000, WR_t,           I1      },
   /* start-sanitize-r5900 */
 {"lq",     "t,o(b)",   0x78000000, 0xfc000000, WR_t|RD_b,      T5      },
   /* end-sanitize-r5900 */
-{"lw",      "t,o(b)",  0x8c000000, 0xfc000000, LDD|RD_b|WR_t   },
+{"lw",      "t,o(b)",  0x8c000000, 0xfc000000, LDD|RD_b|WR_t,  I1      },
 {"lw",      "t,A(b)",  0,    (int) M_LW_AB,    INSN_MACRO      },
-{"lwc0",    "E,o(b)",  0xc0000000, 0xfc000000, CLD|RD_b|WR_CC  },
+{"lwc0",    "E,o(b)",  0xc0000000, 0xfc000000, CLD|RD_b|WR_CC, I1      },
 {"lwc0",    "E,A(b)",  0,    (int) M_LWC0_AB,  INSN_MACRO      },
-{"lwc1",    "T,o(b)",  0xc4000000, 0xfc000000, CLD|RD_b|WR_T   },
-{"lwc1",    "E,o(b)",  0xc4000000, 0xfc000000, CLD|RD_b|WR_T   },
+{"lwc1",    "T,o(b)",  0xc4000000, 0xfc000000, CLD|RD_b|WR_T|FP_S,     I1      },
+{"lwc1",    "E,o(b)",  0xc4000000, 0xfc000000, CLD|RD_b|WR_T|FP_S,     I1      },
 {"lwc1",    "T,A(b)",  0,    (int) M_LWC1_AB,  INSN_MACRO      },
 {"lwc1",    "E,A(b)",  0,    (int) M_LWC1_AB,  INSN_MACRO      },
-{"l.s",     "T,o(b)",  0xc4000000, 0xfc000000, CLD|RD_b|WR_T   }, /* lwc1 */
+{"l.s",     "T,o(b)",  0xc4000000, 0xfc000000, CLD|RD_b|WR_T|FP_S,     I1      }, /* lwc1 */
 {"l.s",     "T,A(b)",  0,    (int) M_LWC1_AB,  INSN_MACRO      },
-{"lwc2",    "E,o(b)",  0xc8000000, 0xfc000000, CLD|RD_b|WR_CC  },
+{"lwc2",    "E,o(b)",  0xc8000000, 0xfc000000, CLD|RD_b|WR_CC, I1      },
 {"lwc2",    "E,A(b)",  0,    (int) M_LWC2_AB,  INSN_MACRO      },
-{"lwc3",    "E,o(b)",  0xcc000000, 0xfc000000, CLD|RD_b|WR_CC  },
+{"lwc3",    "E,o(b)",  0xcc000000, 0xfc000000, CLD|RD_b|WR_CC, I1      },
 {"lwc3",    "E,A(b)",  0,    (int) M_LWC3_AB,  INSN_MACRO      },
-{"lwl",     "t,o(b)",  0x88000000, 0xfc000000, LDD|RD_b|WR_t   },
+{"lwl",     "t,o(b)",  0x88000000, 0xfc000000, LDD|RD_b|WR_t,  I1      },
 {"lwl",     "t,A(b)",  0,    (int) M_LWL_AB,   INSN_MACRO      },
 {"lcache",  "t,o(b)",  0x88000000, 0xfc000000, LDD|RD_b|WR_t,  I2      }, /* same */
 {"lcache",  "t,A(b)",  2,    (int) M_LWL_AB,   INSN_MACRO      }, /* as lwl */
-{"lwr",     "t,o(b)",  0x98000000, 0xfc000000, LDD|RD_b|WR_t   },
+{"lwr",     "t,o(b)",  0x98000000, 0xfc000000, LDD|RD_b|WR_t,  I1      },
 {"lwr",     "t,A(b)",  0,    (int) M_LWR_AB,   INSN_MACRO      },
 {"flush",   "t,o(b)",  0x98000000, 0xfc000000, LDD|RD_b|WR_t,  I2      }, /* same */
 {"flush",   "t,A(b)",  2,    (int) M_LWR_AB,   INSN_MACRO      }, /* as lwr */
 {"lwu",     "t,o(b)",  0x9c000000, 0xfc000000, LDD|RD_b|WR_t,  I3      },
 {"lwu",     "t,A(b)",  3,    (int) M_LWU_AB,   INSN_MACRO      },
 {"lwxc1",   "D,t(b)",  0x4c000000, 0xfc00f83f, LDD|WR_D|RD_t|RD_b,     I4      },
-  /* start-sanitize-r5900 */
-{"lwxc1",   "D,t(b)",  0x4c000000, 0xfc00f83f, LDD|WR_D|RD_t|RD_b,     X5      },
-  /* end-sanitize-r5900 */
 {"mad",            "s,t",      0x70000000, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO|RD_HI|RD_LO,      P3      },
 {"madu",    "s,t",     0x70000001, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO|RD_HI|RD_LO,      P3      },
 {"addciu",  "t,r,j",   0x70000000, 0xfc000000, WR_t|RD_s,L1    },
-{"madd.d",  "D,R,S,T", 0x4c000021, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    I4      },
-  /* start-sanitize-r5900 */
-{"madd.d",  "D,R,S,T", 0x4c000021, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    X5      },
-  /* end-sanitize-r5900 */
-{"madd.s",  "D,R,S,T", 0x4c000020, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    I4      },
-  /* start-sanitize-r5900 */
-{"madd.s",  "D,R,S,T", 0x4c000020, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    X5      },
+{"madd.d",  "D,R,S,T", 0x4c000021, 0xfc00003f, RD_R|RD_S|RD_T|WR_D|FP_D,       I4      },
+{"madd.s",  "D,R,S,T", 0x4c000020, 0xfc00003f, RD_R|RD_S|RD_T|WR_D|FP_S,       I4      },
+/* start-sanitize-r5900 */
+{"madd.s",  "D,R,S,T", 0x4c000020, 0xfc00003f, RD_R|RD_S|RD_T|WR_D|FP_S,       T5      },
   /* end-sanitize-r5900 */
 {"madd",    "s,t",     0x0000001c, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,          L1      },
 {"madd",    "s,t",     0x70000000, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,          T3      },
@@ -536,95 +492,68 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"maddu1",  "d,s,t",   0x70000021, 0xfc0007ff, RD_s|RD_t|WR_HI|WR_LO|WR_d,     T5      },
   /* end-sanitize-r5900 */
 {"madd16",  "s,t",      0x00000028, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO|RD_HI|RD_LO,     V1      },
-{"mfc0",    "t,G",     0x40000000, 0xffe007ff, LCD|WR_t|RD_C0  },
-{"mfc1",    "t,S",     0x44000000, 0xffe007ff, LCD|WR_t|RD_S   },
-{"mfc1",    "t,G",     0x44000000, 0xffe007ff, LCD|WR_t|RD_S   },
-{"mfc2",    "t,G",     0x48000000, 0xffe007ff, LCD|WR_t|RD_C2  },
-{"mfc3",    "t,G",     0x4c000000, 0xffe007ff, LCD|WR_t|RD_C3  },
-{"mfhi",    "d",       0x00000010, 0xffff07ff, WR_d|RD_HI      },
+{"mfc0",    "t,G",     0x40000000, 0xffe007ff, LCD|WR_t|RD_C0, I1      },
+{"mfc1",    "t,S",     0x44000000, 0xffe007ff, LCD|WR_t|RD_S|FP_S,     I1      },
+{"mfc1",    "t,G",     0x44000000, 0xffe007ff, LCD|WR_t|RD_S|FP_S,     I1      },
+{"mfc2",    "t,G",     0x48000000, 0xffe007ff, LCD|WR_t|RD_C2, I1      },
+{"mfc3",    "t,G",     0x4c000000, 0xffe007ff, LCD|WR_t|RD_C3, I1      },
+{"mfhi",    "d",       0x00000010, 0xffff07ff, WR_d|RD_HI,     I1      },
   /* start-sanitize-r5900 */
 {"mfhi1",   "d",       0x70000010, 0xffff07ff, WR_d|RD_HI,     T5      },
   /* end-sanitize-r5900 */
-{"mflo",    "d",       0x00000012, 0xffff07ff, WR_d|RD_LO      },
+{"mflo",    "d",       0x00000012, 0xffff07ff, WR_d|RD_LO,     I1      },
   /* start-sanitize-r5900 */
 {"mflo1",   "d",       0x70000012, 0xffff07ff, WR_d|RD_LO,     T5      },
 {"mfsa",    "d",        0x00000028, 0xffff07ff, WR_d,  T5      },
   /* end-sanitize-r5900 */
-{"mov.d",   "D,S",     0x46200006, 0xffff003f, WR_D|RD_S       },
-{"mov.s",   "D,S",     0x46000006, 0xffff003f, WR_D|RD_S       },
-{"movf",    "d,s,N",   0x00000001, 0xfc0307ff, WR_d|RD_s|RD_CC,        I4      },
-  /* start-sanitize-r5900 */
-{"movf",    "d,s,N",   0x00000001, 0xfc0307ff, WR_d|RD_s|RD_CC,        X5      },
-  /* end-sanitize-r5900 */
-{"movf.d",  "D,S,N",   0x46200011, 0xffe3003f, WR_D|RD_S|RD_CC,        I4      },
-  /* start-sanitize-r5900 */
-{"movf.d",  "D,S,N",   0x46200011, 0xffe3003f, WR_D|RD_S|RD_CC,        X5      },
-  /* end-sanitize-r5900 */
-{"movf.s",  "D,S,N",   0x46000011, 0xffe3003f, WR_D|RD_S|RD_CC,        I4      },
-  /* start-sanitize-r5900 */
-{"movf.s",  "D,S,N",   0x46000011, 0xffe3003f, WR_D|RD_S|RD_CC,        X5      },
-  /* end-sanitize-r5900 */
+{"mov.d",   "D,S",     0x46200006, 0xffff003f, WR_D|RD_S|FP_D, I1      },
+{"mov.s",   "D,S",     0x46000006, 0xffff003f, WR_D|RD_S|FP_S, I1      },
+{"movf",    "d,s,N",   0x00000001, 0xfc0307ff, WR_d|RD_s|RD_CC|FP_D|FP_S,      I4      },
+{"movf.d",  "D,S,N",   0x46200011, 0xffe3003f, WR_D|RD_S|RD_CC|FP_D,   I4      },
+{"movf.s",  "D,S,N",   0x46000011, 0xffe3003f, WR_D|RD_S|RD_CC|FP_S,   I4      },
 {"movn",    "d,v,t",   0x0000000b, 0xfc0007ff, WR_d|RD_s|RD_t, I4      },
   /* start-sanitize-r5900 */
-{"movn",    "d,v,t",   0x0000000b, 0xfc0007ff, WR_d|RD_s|RD_t, A5      },
+{"movn",    "d,v,t",   0x0000000b, 0xfc0007ff, WR_d|RD_s|RD_t, T5      },
   /* end-sanitize-r5900 */
 {"ffc",     "d,v",     0x0000000b, 0xfc0007ff, WR_d|RD_s,L1    },
-{"movn.d",  "D,S,t",   0x46200013, 0xffe0003f, WR_D|RD_S|RD_t, I4      },
-  /* start-sanitize-r5900 */
-{"movn.d",  "D,S,t",   0x46200013, 0xffe0003f, WR_D|RD_S|RD_t, X5      },
-  /* end-sanitize-r5900 */
-{"movn.s",  "D,S,t",   0x46000013, 0xffe0003f, WR_D|RD_S|RD_t, I4      },
-  /* start-sanitize-r5900 */
-{"movn.s",  "D,S,t",   0x46000013, 0xffe0003f, WR_D|RD_S|RD_t, X5      },
-  /* end-sanitize-r5900 */
+{"movn.d",  "D,S,t",   0x46200013, 0xffe0003f, WR_D|RD_S|RD_t|FP_D,    I4      },
+{"movn.s",  "D,S,t",   0x46000013, 0xffe0003f, WR_D|RD_S|RD_t|FP_S,    I4      },
 {"movt",    "d,s,N",   0x00010001, 0xfc0307ff, WR_d|RD_s|RD_CC,        I4      },
-  /* start-sanitize-r5900 */
-{"movt",    "d,s,N",   0x00010001, 0xfc0307ff, WR_d|RD_s|RD_CC,        X5      },
-  /* end-sanitize-r5900 */
-{"movt.d",  "D,S,N",   0x46210011, 0xffe3003f, WR_D|RD_S|RD_CC,        I4      },
-{"movt.s",  "D,S,N",   0x46010011, 0xffe3003f, WR_D|RD_S|RD_CC,        I4      },
+{"movt.d",  "D,S,N",   0x46210011, 0xffe3003f, WR_D|RD_S|RD_CC|FP_D,   I4      },
+{"movt.s",  "D,S,N",   0x46010011, 0xffe3003f, WR_D|RD_S|RD_CC|FP_S,   I4      },
 {"movz",    "d,v,t",   0x0000000a, 0xfc0007ff, WR_d|RD_s|RD_t, I4      },
   /* start-sanitize-r5900 */
-{"movz",    "d,v,t",   0x0000000a, 0xfc0007ff, WR_d|RD_s|RD_t, A5      },
+{"movz",    "d,v,t",   0x0000000a, 0xfc0007ff, WR_d|RD_s|RD_t, T5      },
   /* end-sanitize-r5900 */
 {"ffs",     "d,v",     0x0000000a, 0xfc0007ff, WR_d|RD_s,L1    },
-{"movz.d",  "D,S,t",   0x46200012, 0xffe0003f, WR_D|RD_S|RD_t, I4      },
-  /* start-sanitize-r5900 */
-{"movz.d",  "D,S,t",   0x46200012, 0xffe0003f, WR_D|RD_S|RD_t, X5      },
-  /* end-sanitize-r5900 */
-{"movz.s",  "D,S,t",   0x46000012, 0xffe0003f, WR_D|RD_S|RD_t, I4      },
-  /* start-sanitize-r5900 */
-{"movz.s",  "D,S,t",   0x46000012, 0xffe0003f, WR_D|RD_S|RD_t, X5      },
-  /* end-sanitize-r5900 */
+{"movz.d",  "D,S,t",   0x46200012, 0xffe0003f, WR_D|RD_S|RD_t|FP_D,    I4      },
+{"movz.s",  "D,S,t",   0x46000012, 0xffe0003f, WR_D|RD_S|RD_t|FP_S,    I4      },
 /* move is at the top of the table.  */
-{"msub.d",  "D,R,S,T", 0x4c000029, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    I4      },
-  /* start-sanitize-r5900 */
-{"msub.d",  "D,R,S,T", 0x4c000029, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    X5      },
-  /* end-sanitize-r5900 */
-{"msub.s",  "D,R,S,T", 0x4c000028, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    I4      },
-  /* start-sanitize-r5900 */
-{"msub.s",  "D,R,S,T", 0x4c000028, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    X5      },
-  /* end-sanitize-r5900 */
-{"msub",    "s,t",     0x0000001e, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,L1 },
-{"msubu",   "s,t",     0x0000001f, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,L1 },
-{"mtc0",    "t,G",     0x40800000, 0xffe007ff, COD|RD_t|WR_C0|WR_CC    },
-{"mtc1",    "t,S",     0x44800000, 0xffe007ff, COD|RD_t|WR_S   },
-{"mtc1",    "t,G",     0x44800000, 0xffe007ff, COD|RD_t|WR_S   },
-{"mtc2",    "t,G",     0x48800000, 0xffe007ff, COD|RD_t|WR_C2|WR_CC    },
-{"mtc3",    "t,G",     0x4c800000, 0xffe007ff, COD|RD_t|WR_C3|WR_CC    },
-{"mthi",    "s",       0x00000011, 0xfc1fffff, RD_s|WR_HI      },
+{"msub.d",  "D,R,S,T", 0x4c000029, 0xfc00003f, RD_R|RD_S|RD_T|WR_D|FP_D,       I4      },
+{"msub.s",  "D,R,S,T", 0x4c000028, 0xfc00003f, RD_R|RD_S|RD_T|WR_D|FP_S,       I4      },
+/* start-sanitize-r5900 */
+{"msub.s",  "D,R,S,T", 0x4c000028, 0xfc00003f, RD_R|RD_S|RD_T|WR_D|FP_S,       T5      },
+/* end-sanitize-r5900 */
+{"msub",    "s,t",     0x0000001e, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,L1        },
+{"msubu",   "s,t",     0x0000001f, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,L1        },
+{"mtc0",    "t,G",     0x40800000, 0xffe007ff, COD|RD_t|WR_C0|WR_CC,   I1      },
+{"mtc1",    "t,S",     0x44800000, 0xffe007ff, COD|RD_t|WR_S|FP_S,     I1      },
+{"mtc1",    "t,G",     0x44800000, 0xffe007ff, COD|RD_t|WR_S|FP_S,     I1      },
+{"mtc2",    "t,G",     0x48800000, 0xffe007ff, COD|RD_t|WR_C2|WR_CC,   I1      },
+{"mtc3",    "t,G",     0x4c800000, 0xffe007ff, COD|RD_t|WR_C3|WR_CC,   I1      },
+{"mthi",    "s",       0x00000011, 0xfc1fffff, RD_s|WR_HI,     I1      },
   /* start-sanitize-r5900 */
 {"mthi1",   "s",       0x70000011, 0xfc1fffff, RD_s|WR_HI,     T5      },
   /* end-sanitize-r5900 */
-{"mtlo",    "s",       0x00000013, 0xfc1fffff, RD_s|WR_LO      },
+{"mtlo",    "s",       0x00000013, 0xfc1fffff, RD_s|WR_LO,     I1      },
   /* start-sanitize-r5900 */
 {"mtlo1",   "s",       0x70000013, 0xfc1fffff, RD_s|WR_LO,     T5      },
 {"mtsa",    "s",        0x00000019, 0xfc1fffff, RD_s,  T5      },
 {"mtsab",   "s,j",     0x04180000, 0xfc1f0000, RD_s,   T5      },
 {"mtsah",   "s,j",     0x04190000, 0xfc1f0000, RD_s,   T5      },
   /* end-sanitize-r5900 */
-{"mul.d",   "D,V,T",   0x46200002, 0xffe0003f, WR_D|RD_S|RD_T  },
-{"mul.s",   "D,V,T",   0x46000002, 0xffe0003f, WR_D|RD_S|RD_T  },
+{"mul.d",   "D,V,T",   0x46200002, 0xffe0003f, WR_D|RD_S|RD_T|FP_D,    I1      },
+{"mul.s",   "D,V,T",   0x46000002, 0xffe0003f, WR_D|RD_S|RD_T|FP_S,    I1      },
 {"mul",     "d,v,t",   0x70000002, 0xfc0007ff, WR_d|RD_s|RD_t|WR_HI|WR_LO,     P3      },
 {"mul",     "d,v,t",   0,    (int) M_MUL,      INSN_MACRO      },
 {"mul",     "d,v,I",   0,    (int) M_MUL_I,    INSN_MACRO      },
@@ -632,39 +561,31 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"mulo",    "d,v,I",   0,    (int) M_MULO_I,   INSN_MACRO      },
 {"mulou",   "d,v,t",   0,    (int) M_MULOU,    INSN_MACRO      },
 {"mulou",   "d,v,I",   0,    (int) M_MULOU_I,  INSN_MACRO      },
-{"mult",    "s,t",     0x00000018, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO   },
-{"mult",    "d,s,t",   0x00000018, 0xfc0007ff, RD_s|RD_t|WR_HI|WR_LO|WR_d, A3 },
-{"mult",    "d,s,t",   0x00000018, 0xfc0007ff, RD_s|RD_t|WR_HI|WR_LO|WR_d },
+{"mult",    "s,t",     0x00000018, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,  I1      },
+{"mult",    "d,s,t",   0x00000018, 0xfc0007ff, RD_s|RD_t|WR_HI|WR_LO|WR_d, I1 },
   /* start-sanitize-r5900 */
 {"mult1",   "d,s,t",   0x70000018, 0xfc0007ff, RD_s|RD_t|WR_HI|WR_LO|WR_d,     T5      },
   /* end-sanitize-r5900 */
-{"multu",   "s,t",     0x00000019, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO   },
-{"multu",   "d,s,t",   0x00000019, 0xfc0007ff, RD_s|RD_t|WR_HI|WR_LO|WR_d, A3 },
-{"multu",   "d,s,t",   0x00000019, 0xfc0007ff, RD_s|RD_t|WR_HI|WR_LO|WR_d },
+{"multu",   "s,t",     0x00000019, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,  I1      },
+{"multu",   "d,s,t",   0x00000019, 0xfc0007ff, RD_s|RD_t|WR_HI|WR_LO|WR_d, I1 },
   /* start-sanitize-r5900 */
 {"multu1",  "d,s,t",   0x70000019, 0xfc0007ff, RD_s|RD_t|WR_HI|WR_LO|WR_d,     T5      },
   /* end-sanitize-r5900 */
-{"neg",     "d,w",     0x00000022, 0xffe007ff, WR_d|RD_t       }, /* sub 0 */
-{"negu",    "d,w",     0x00000023, 0xffe007ff, WR_d|RD_t       }, /* subu 0 */
-{"neg.d",   "D,V",     0x46200007, 0xffff003f, WR_D|RD_S       },
-{"neg.s",   "D,V",     0x46000007, 0xffff003f, WR_D|RD_S       },
-{"nmadd.d", "D,R,S,T", 0x4c000031, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    I4      },
-{"nmadd.s", "D,R,S,T", 0x4c000030, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    I4      },
-{"nmsub.d", "D,R,S,T", 0x4c000039, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    I4      },
-  /* start-sanitize-r5900 */
-{"nmsub.d", "D,R,S,T", 0x4c000039, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    X5      },
-  /* end-sanitize-r5900 */
-{"nmsub.s", "D,R,S,T", 0x4c000038, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    I4      },
-  /* start-sanitize-r5900 */
-{"nmsub.s", "D,R,S,T", 0x4c000038, 0xfc00003f, RD_R|RD_S|RD_T|WR_D,    X5      },
-  /* end-sanitize-r5900 */
+{"neg",     "d,w",     0x00000022, 0xffe007ff, WR_d|RD_t,      I1      }, /* sub 0 */
+{"negu",    "d,w",     0x00000023, 0xffe007ff, WR_d|RD_t,      I1      }, /* subu 0 */
+{"neg.d",   "D,V",     0x46200007, 0xffff003f, WR_D|RD_S|FP_D, I1      },
+{"neg.s",   "D,V",     0x46000007, 0xffff003f, WR_D|RD_S|FP_S, I1      },
+{"nmadd.d", "D,R,S,T", 0x4c000031, 0xfc00003f, RD_R|RD_S|RD_T|WR_D|FP_D,       I4      },
+{"nmadd.s", "D,R,S,T", 0x4c000030, 0xfc00003f, RD_R|RD_S|RD_T|WR_D|FP_S,       I4      },
+{"nmsub.d", "D,R,S,T", 0x4c000039, 0xfc00003f, RD_R|RD_S|RD_T|WR_D|FP_D,       I4      },
+{"nmsub.s", "D,R,S,T", 0x4c000038, 0xfc00003f, RD_R|RD_S|RD_T|WR_D|FP_S,       I4      },
 /* nop is at the start of the table.  */
-{"nor",     "d,v,t",   0x00000027, 0xfc0007ff, WR_d|RD_s|RD_t  },
+{"nor",     "d,v,t",   0x00000027, 0xfc0007ff, WR_d|RD_s|RD_t, I1      },
 {"nor",     "t,r,I",   0,    (int) M_NOR_I,    INSN_MACRO      },
-{"not",     "d,v",     0x00000027, 0xfc0007ff, WR_d|RD_s|RD_t  },/*nor d,s,0*/
-{"or",      "d,v,t",   0x00000025, 0xfc0007ff, WR_d|RD_s|RD_t  },
+{"not",     "d,v",     0x00000027, 0xfc0007ff, WR_d|RD_s|RD_t, I1      },/*nor d,s,0*/
+{"or",      "d,v,t",   0x00000025, 0xfc0007ff, WR_d|RD_s|RD_t, I1      },
 {"or",      "t,r,I",   0,    (int) M_OR_I,     INSN_MACRO      },
-{"ori",     "t,r,i",   0x34000000, 0xfc000000, WR_t|RD_s       },
+{"ori",     "t,r,i",   0x34000000, 0xfc000000, WR_t|RD_s,      I1      },
 
   /* start-sanitize-r5900 */
 {"pabsh",   "d,t",     0x70000168, 0xffe007ff, WR_d|RD_t,      T5      },
@@ -797,26 +718,29 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"qfsrv",   "d,v,t",   0x700006e8, 0xfc0007ff, WR_d|RD_s|RD_t, T5      },
   /* end-sanitize-r5900 */
 
-{"recip.d", "D,S",     0x46200015, 0xffff003f, WR_D|RD_S,      I4      },
-{"recip.s", "D,S",     0x46000015, 0xffff003f, WR_D|RD_S,      I4      },
-{"rem",     "z,s,t",   0x0000001a, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO },
+{"recip.d", "D,S",     0x46200015, 0xffff003f, WR_D|RD_S|FP_D, I4      },
+{"recip.s", "D,S",     0x46000015, 0xffff003f, WR_D|RD_S|FP_S, I4      },
+{"rem",     "z,s,t",   0x0000001a, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,  I1 },
 {"rem",     "d,v,t",   0,    (int) M_REM_3,    INSN_MACRO      },
 {"rem",     "d,v,I",   0,    (int) M_REM_3I,   INSN_MACRO      },
-{"remu",    "z,s,t",   0x0000001b, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO },
+{"remu",    "z,s,t",   0x0000001b, 0xfc00ffff, RD_s|RD_t|WR_HI|WR_LO,  I1 },
 {"remu",    "d,v,t",   0,    (int) M_REMU_3,   INSN_MACRO      },
 {"remu",    "d,v,I",   0,    (int) M_REMU_3I,  INSN_MACRO      },
-{"rfe",     "",                0x42000010, 0xffffffff, 0               },
+{"rfe",     "",                0x42000010, 0xffffffff, 0,      I1              },
 {"rol",     "d,v,t",   0,    (int) M_ROL,      INSN_MACRO      },
 {"rol",     "d,v,I",   0,    (int) M_ROL_I,    INSN_MACRO      },
 {"ror",     "d,v,t",   0,    (int) M_ROR,      INSN_MACRO      },
 {"ror",     "d,v,I",   0,    (int) M_ROR_I,    INSN_MACRO      },
-{"round.l.d", "D,S",   0x46200008, 0xffff003f, WR_D|RD_S,      I3      },
-{"round.l.s", "D,S",   0x46000008, 0xffff003f, WR_D|RD_S,      I3      },
-{"round.w.d", "D,S",   0x4620000c, 0xffff003f, WR_D|RD_S,      I2      },
-{"round.w.s", "D,S",   0x4600000c, 0xffff003f, WR_D|RD_S,      I2      },
-{"rsqrt.d", "D,S",     0x46200016, 0xffff003f, WR_D|RD_S,      I4      },
-{"rsqrt.s", "D,S",     0x46000016, 0xffff003f, WR_D|RD_S,      I4      },
-{"sb",      "t,o(b)",  0xa0000000, 0xfc000000, SM|RD_t|RD_b    },
+{"round.l.d", "D,S",   0x46200008, 0xffff003f, WR_D|RD_S|FP_D, I3      },
+{"round.l.s", "D,S",   0x46000008, 0xffff003f, WR_D|RD_S|FP_S, I3      },
+{"round.w.d", "D,S",   0x4620000c, 0xffff003f, WR_D|RD_S|FP_D, I2      },
+{"round.w.s", "D,S",   0x4600000c, 0xffff003f, WR_D|RD_S|FP_S, I2      },
+{"rsqrt.d", "D,S",     0x46200016, 0xffff003f, WR_D|RD_S|FP_D, I4      },
+{"rsqrt.s", "D,S",     0x46000016, 0xffff003f, WR_D|RD_S|FP_S, I4      },
+/* start-sanitize-r5900 */
+{"rsqrt.s", "D,S",     0x46000016, 0xffff003f, WR_D|RD_S|FP_S, T5      },
+/* end-sanitize-r5900 */
+{"sb",      "t,o(b)",  0xa0000000, 0xfc000000, SM|RD_t|RD_b,   I1      },
 {"sb",      "t,A(b)",  0,    (int) M_SB_AB,    INSN_MACRO      },
 {"sc",     "t,o(b)",   0xe0000000, 0xfc000000, SM|RD_t|WR_t|RD_b,      I2      },
 {"sc",     "t,A(b)",   2,    (int) M_SC_AB,    INSN_MACRO      },
@@ -825,8 +749,8 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"sd",     "t,o(b)",   0xfc000000, 0xfc000000, SM|RD_t|RD_b,   I3      },
 {"sd",      "t,o(b)",  0,    (int) M_SD_OB,    INSN_MACRO      },
 {"sd",      "t,A(b)",  0,    (int) M_SD_AB,    INSN_MACRO      },
-{"sdc1",    "T,o(b)",  0xf4000000, 0xfc000000, SM|RD_T|RD_b,   I2      },
-{"sdc1",    "E,o(b)",  0xf4000000, 0xfc000000, SM|RD_T|RD_b,   I2      },
+{"sdc1",    "T,o(b)",  0xf4000000, 0xfc000000, SM|RD_T|RD_b|FP_D,      I2      },
+{"sdc1",    "E,o(b)",  0xf4000000, 0xfc000000, SM|RD_T|RD_b|FP_D,      I2      },
 {"sdc1",    "T,A(b)",  2,    (int) M_SDC1_AB,  INSN_MACRO      },
 {"sdc1",    "E,A(b)",  2,    (int) M_SDC1_AB,  INSN_MACRO      },
 {"sdc2",    "E,o(b)",  0xf8000000, 0xfc000000, SM|RD_C2|RD_b,  I2      },
@@ -841,11 +765,8 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"sdr",     "t,o(b)",  0xb4000000, 0xfc000000, SM|RD_t|RD_b,   I3      },
 {"sdr",     "t,A(b)",  3,    (int) M_SDR_AB,   INSN_MACRO      },
 {"sdxc1",   "S,t(b)",   0x4c000009, 0xfc0007ff, SM|RD_S|RD_t|RD_b,     I4      },
-  /* start-sanitize-r5900 */
-{"sdxc1",   "S,t(b)",   0x4c000009, 0xfc0007ff, SM|RD_S|RD_t|RD_b,     X5      },
-  /* end-sanitize-r5900 */
-{"selsl",   "d,v,t",   0x00000005, 0xfc0007ff, WR_d|RD_s|RD_t,L1 },
-{"selsr",   "d,v,t",   0x00000001, 0xfc0007ff, WR_d|RD_s|RD_t,L1 },
+{"selsl",   "d,v,t",   0x00000005, 0xfc0007ff, WR_d|RD_s|RD_t,L1       },
+{"selsr",   "d,v,t",   0x00000001, 0xfc0007ff, WR_d|RD_s|RD_t,L1       },
 {"seq",     "d,v,t",   0,    (int) M_SEQ,      INSN_MACRO      },
 {"seq",     "d,v,I",   0,    (int) M_SEQ_I,    INSN_MACRO      },
 {"sge",     "d,v,t",   0,    (int) M_SGE,      INSN_MACRO      },
@@ -856,71 +777,68 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"sgt",     "d,v,I",   0,    (int) M_SGT_I,    INSN_MACRO      },
 {"sgtu",    "d,v,t",   0,    (int) M_SGTU,     INSN_MACRO      },
 {"sgtu",    "d,v,I",   0,    (int) M_SGTU_I,   INSN_MACRO      },
-{"sh",      "t,o(b)",  0xa4000000, 0xfc000000, SM|RD_t|RD_b    },
+{"sh",      "t,o(b)",  0xa4000000, 0xfc000000, SM|RD_t|RD_b,   I1      },
 {"sh",      "t,A(b)",  0,    (int) M_SH_AB,    INSN_MACRO      },
 {"sle",     "d,v,t",   0,    (int) M_SLE,      INSN_MACRO      },
 {"sle",     "d,v,I",   0,    (int) M_SLE_I,    INSN_MACRO      },
 {"sleu",    "d,v,t",   0,    (int) M_SLEU,     INSN_MACRO      },
 {"sleu",    "d,v,I",   0,    (int) M_SLEU_I,   INSN_MACRO      },
-{"sllv",    "d,t,s",   0x00000004, 0xfc0007ff, WR_d|RD_t|RD_s  },
-{"sll",     "d,w,s",   0x00000004, 0xfc0007ff, WR_d|RD_t|RD_s  }, /* sllv */
-{"sll",     "d,w,<",   0x00000000, 0xffe0003f, WR_d|RD_t       },
-{"slt",     "d,v,t",   0x0000002a, 0xfc0007ff, WR_d|RD_s|RD_t  },
+{"sllv",    "d,t,s",   0x00000004, 0xfc0007ff, WR_d|RD_t|RD_s, I1      },
+{"sll",     "d,w,s",   0x00000004, 0xfc0007ff, WR_d|RD_t|RD_s, I1      }, /* sllv */
+{"sll",     "d,w,<",   0x00000000, 0xffe0003f, WR_d|RD_t,      I1      },
+{"slt",     "d,v,t",   0x0000002a, 0xfc0007ff, WR_d|RD_s|RD_t, I1      },
 {"slt",     "d,v,I",   0,    (int) M_SLT_I,    INSN_MACRO      },
-{"slti",    "t,r,j",   0x28000000, 0xfc000000, WR_t|RD_s       },
-{"sltiu",   "t,r,j",   0x2c000000, 0xfc000000, WR_t|RD_s       },
-{"sltu",    "d,v,t",   0x0000002b, 0xfc0007ff, WR_d|RD_s|RD_t  },
+{"slti",    "t,r,j",   0x28000000, 0xfc000000, WR_t|RD_s,      I1      },
+{"sltiu",   "t,r,j",   0x2c000000, 0xfc000000, WR_t|RD_s,      I1      },
+{"sltu",    "d,v,t",   0x0000002b, 0xfc0007ff, WR_d|RD_s|RD_t, I1      },
 {"sltu",    "d,v,I",   0,    (int) M_SLTU_I,   INSN_MACRO      },
 {"sne",     "d,v,t",   0,    (int) M_SNE,      INSN_MACRO      },
 {"sne",     "d,v,I",   0,    (int) M_SNE_I,    INSN_MACRO      },
   /* start-sanitize-r5900 */
 {"sq",     "t,o(b)",   0x7c000000, 0xfc000000, SM|RD_t|RD_b,   T5      },
   /* end-sanitize-r5900 */
-{"sqrt.d",  "D,S",     0x46200004, 0xffff003f, WR_D|RD_S,      I2      },
-{"sqrt.s",  "D,S",     0x46000004, 0xffff003f, WR_D|RD_S,      I2      },
-{"srav",    "d,t,s",   0x00000007, 0xfc0007ff, WR_d|RD_t|RD_s  },
-{"sra",     "d,w,s",   0x00000007, 0xfc0007ff, WR_d|RD_t|RD_s  }, /* srav */
-{"sra",     "d,w,<",   0x00000003, 0xffe0003f, WR_d|RD_t       },
-{"srlv",    "d,t,s",   0x00000006, 0xfc0007ff, WR_d|RD_t|RD_s  },
-{"srl",     "d,w,s",   0x00000006, 0xfc0007ff, WR_d|RD_t|RD_s  }, /* srlv */
-{"srl",     "d,w,<",   0x00000002, 0xffe0003f, WR_d|RD_t       },
+{"sqrt.d",  "D,S",     0x46200004, 0xffff003f, WR_D|RD_S|FP_D, I2      },
+{"sqrt.s",  "D,S",     0x46000004, 0xffff003f, WR_D|RD_S|FP_S, I2      },
+{"srav",    "d,t,s",   0x00000007, 0xfc0007ff, WR_d|RD_t|RD_s, I1      },
+{"sra",     "d,w,s",   0x00000007, 0xfc0007ff, WR_d|RD_t|RD_s, I1      }, /* srav */
+{"sra",     "d,w,<",   0x00000003, 0xffe0003f, WR_d|RD_t,      I1      },
+{"srlv",    "d,t,s",   0x00000006, 0xfc0007ff, WR_d|RD_t|RD_s, I1      },
+{"srl",     "d,w,s",   0x00000006, 0xfc0007ff, WR_d|RD_t|RD_s, I1      }, /* srlv */
+{"srl",     "d,w,<",   0x00000002, 0xffe0003f, WR_d|RD_t,      I1      },
 {"standby", "",         0x42000021, 0xffffffff,        0,              V1      },
-{"sub",     "d,v,t",   0x00000022, 0xfc0007ff, WR_d|RD_s|RD_t  },
+{"sub",     "d,v,t",   0x00000022, 0xfc0007ff, WR_d|RD_s|RD_t, I1      },
 {"sub",     "d,v,I",   0,    (int) M_SUB_I,    INSN_MACRO      },
-{"sub.d",   "D,V,T",   0x46200001, 0xffe0003f, WR_D|RD_S|RD_T  },     
-{"sub.s",   "D,V,T",   0x46000001, 0xffe0003f, WR_D|RD_S|RD_T  },
-{"subu",    "d,v,t",   0x00000023, 0xfc0007ff, WR_d|RD_s|RD_t  },
+{"sub.d",   "D,V,T",   0x46200001, 0xffe0003f, WR_D|RD_S|RD_T|FP_D,    I1      },     
+{"sub.s",   "D,V,T",   0x46000001, 0xffe0003f, WR_D|RD_S|RD_T|FP_S,    I1      },
+{"subu",    "d,v,t",   0x00000023, 0xfc0007ff, WR_d|RD_s|RD_t, I1      },
 {"subu",    "d,v,I",   0,    (int) M_SUBU_I,   INSN_MACRO      },
 {"suspend", "",         0x42000022, 0xffffffff,        0,              V1      },
-{"sw",      "t,o(b)",  0xac000000, 0xfc000000, SM|RD_t|RD_b    },
+{"sw",      "t,o(b)",  0xac000000, 0xfc000000, SM|RD_t|RD_b,   I1      },
 {"sw",      "t,A(b)",  0,    (int) M_SW_AB,    INSN_MACRO      },
-{"swc0",    "E,o(b)",  0xe0000000, 0xfc000000, SM|RD_C0|RD_b   },
+{"swc0",    "E,o(b)",  0xe0000000, 0xfc000000, SM|RD_C0|RD_b,  I1      },
 {"swc0",    "E,A(b)",  0,    (int) M_SWC0_AB,  INSN_MACRO      },
-{"swc1",    "T,o(b)",  0xe4000000, 0xfc000000, SM|RD_T|RD_b    },
-{"swc1",    "E,o(b)",  0xe4000000, 0xfc000000, SM|RD_T|RD_b    },
+{"swc1",    "T,o(b)",  0xe4000000, 0xfc000000, SM|RD_T|RD_b|FP_S,      I1      },
+{"swc1",    "E,o(b)",  0xe4000000, 0xfc000000, SM|RD_T|RD_b|FP_S,      I1      },
 {"swc1",    "T,A(b)",  0,    (int) M_SWC1_AB,  INSN_MACRO      },
 {"swc1",    "E,A(b)",  0,    (int) M_SWC1_AB,  INSN_MACRO      },
-{"s.s",     "T,o(b)",  0xe4000000, 0xfc000000, SM|RD_T|RD_b    }, /* swc1 */
+{"s.s",     "T,o(b)",  0xe4000000, 0xfc000000, SM|RD_T|RD_b|FP_S,      I1      }, /* swc1 */
 {"s.s",     "T,A(b)",  0,    (int) M_SWC1_AB,  INSN_MACRO      },
-{"swc2",    "E,o(b)",  0xe8000000, 0xfc000000, SM|RD_C2|RD_b   },
+{"swc2",    "E,o(b)",  0xe8000000, 0xfc000000, SM|RD_C2|RD_b,  I1      },
 {"swc2",    "E,A(b)",  0,    (int) M_SWC2_AB,  INSN_MACRO      },
-{"swc3",    "E,o(b)",  0xec000000, 0xfc000000, SM|RD_C3|RD_b   },
+{"swc3",    "E,o(b)",  0xec000000, 0xfc000000, SM|RD_C3|RD_b,  I1      },
 {"swc3",    "E,A(b)",  0,    (int) M_SWC3_AB,  INSN_MACRO      },
-{"swl",     "t,o(b)",  0xa8000000, 0xfc000000, SM|RD_t|RD_b    },
+{"swl",     "t,o(b)",  0xa8000000, 0xfc000000, SM|RD_t|RD_b,   I1      },
 {"swl",     "t,A(b)",  0,    (int) M_SWL_AB,   INSN_MACRO      },
 {"scache",  "t,o(b)",  0xa8000000, 0xfc000000, RD_t|RD_b,      I2      }, /* same */
 {"scache",  "t,A(b)",  2,    (int) M_SWL_AB,   INSN_MACRO      }, /* as swl */
-{"swr",     "t,o(b)",  0xb8000000, 0xfc000000, SM|RD_t|RD_b    },
+{"swr",     "t,o(b)",  0xb8000000, 0xfc000000, SM|RD_t|RD_b,   I1      },
 {"swr",     "t,A(b)",  0,    (int) M_SWR_AB,   INSN_MACRO      },
 {"invalidate", "t,o(b)",0xb8000000, 0xfc000000,        RD_t|RD_b,      I2      }, /* same */
 {"invalidate", "t,A(b)",2,    (int) M_SWR_AB,  INSN_MACRO      }, /* as swr */
 {"swxc1",   "S,t(b)",   0x4c000008, 0xfc0007ff, SM|RD_S|RD_t|RD_b,     I4      },
-  /* start-sanitize-r5900 */
-{"swxc1",   "S,t(b)",   0x4c000008, 0xfc0007ff, SM|RD_S|RD_t|RD_b,     X5      },
-  /* end-sanitize-r5900 */
 {"sync",    "",                0x0000000f, 0xffffffff, 0,              I2      },
-{"syscall", "",                0x0000000c, 0xffffffff, TRAP            },
-{"syscall", "B",       0x0000000c, 0xfc00003f, TRAP            },
+{"syscall", "",                0x0000000c, 0xffffffff, TRAP,   I1              },
+{"syscall", "B",       0x0000000c, 0xfc00003f, TRAP,   I1              },
 {"teqi",    "s,j",     0x040c0000, 0xfc1f0000, RD_s|TRAP,      I2      },
 {"teq",            "s,t",      0x00000034, 0xfc00003f, RD_s|RD_t|TRAP, I2      },
 {"teq",     "s,j",     0x040c0000, 0xfc1f0000, RD_s|TRAP,      I2      }, /* teqi */
@@ -933,10 +851,10 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"tgeu",    "s,t",     0x00000031, 0xfc00003f, RD_s|RD_t|TRAP, I2       },
 {"tgeu",    "s,j",     0x04090000, 0xfc1f0000, RD_s|TRAP,      I2              }, /* tgeiu */
 {"tgeu",    "s,I",     2,    (int) M_TGEU_I,   INSN_MACRO      },
-{"tlbp",    "",                0x42000008, 0xffffffff, INSN_TLB        },
-{"tlbr",    "",                0x42000001, 0xffffffff, INSN_TLB        },
-{"tlbwi",   "",                0x42000002, 0xffffffff, INSN_TLB        },
-{"tlbwr",   "",                0x42000006, 0xffffffff, INSN_TLB        },
+{"tlbp",    "",                0x42000008, 0xffffffff, INSN_TLB,       I1      },
+{"tlbr",    "",                0x42000001, 0xffffffff, INSN_TLB,       I1      },
+{"tlbwi",   "",                0x42000002, 0xffffffff, INSN_TLB,       I1      },
+{"tlbwr",   "",                0x42000006, 0xffffffff, INSN_TLB,       I1      },
 {"tlti",    "s,j",     0x040a0000, 0xfc1f0000, RD_s|TRAP,      I2              },
 {"tlt",     "s,t",     0x00000032, 0xfc00003f, RD_s|RD_t|TRAP, I2       },
 {"tlt",     "s,j",     0x040a0000, 0xfc1f0000, RD_s|TRAP,      I2              }, /* tlti */
@@ -949,13 +867,13 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"tne",     "s,t",     0x00000036, 0xfc00003f, RD_s|RD_t|TRAP, I2       },
 {"tne",     "s,j",     0x040e0000, 0xfc1f0000, RD_s|TRAP,      I2              }, /* tnei */
 {"tne",     "s,I",     2,    (int) M_TNE_I,    INSN_MACRO      },
-{"trunc.l.d", "D,S",   0x46200009, 0xffff003f, WR_D|RD_S,      I3      },
-{"trunc.l.s", "D,S",   0x46000009, 0xffff003f, WR_D|RD_S,      I3      },
-{"trunc.w.d", "D,S",   0x4620000d, 0xffff003f, WR_D|RD_S,      I2      },
-{"trunc.w.d", "D,S,x", 0x4620000d, 0xffff003f, WR_D|RD_S,      I2      },
+{"trunc.l.d", "D,S",   0x46200009, 0xffff003f, WR_D|RD_S|FP_D, I3      },
+{"trunc.l.s", "D,S",   0x46000009, 0xffff003f, WR_D|RD_S|FP_S, I3      },
+{"trunc.w.d", "D,S",   0x4620000d, 0xffff003f, WR_D|RD_S|FP_D, I2      },
+{"trunc.w.d", "D,S,x", 0x4620000d, 0xffff003f, WR_D|RD_S|FP_D, I2      },
 {"trunc.w.d", "D,S,t", 0,    (int) M_TRUNCWD,  INSN_MACRO      },
-{"trunc.w.s", "D,S",   0x4600000d, 0xffff003f, WR_D|RD_S,      I2      },
-{"trunc.w.s", "D,S,x", 0x4600000d, 0xffff003f, WR_D|RD_S,      I2      },
+{"trunc.w.s", "D,S",   0x4600000d, 0xffff003f, WR_D|RD_S|FP_S, I2      },
+{"trunc.w.s", "D,S,x", 0x4600000d, 0xffff003f, WR_D|RD_S|FP_S, I2      },
 {"trunc.w.s", "D,S,t", 0,    (int) M_TRUNCWS,  INSN_MACRO      },
 {"uld",     "t,o(b)",  3,    (int) M_ULD,      INSN_MACRO      },
 {"uld",     "t,A(b)",  3,    (int) M_ULD_A,    INSN_MACRO      },
@@ -971,9 +889,9 @@ const struct mips_opcode mips_builtin_opcodes[] = {
 {"ush",     "t,A(b)",  0,    (int) M_USH_A,    INSN_MACRO      },
 {"usw",     "t,o(b)",  0,    (int) M_USW,      INSN_MACRO      },
 {"usw",     "t,A(b)",  0,    (int) M_USW_A,    INSN_MACRO      },
-{"xor",     "d,v,t",   0x00000026, 0xfc0007ff, WR_d|RD_s|RD_t  },
+{"xor",     "d,v,t",   0x00000026, 0xfc0007ff, WR_d|RD_s|RD_t, I1      },
 {"xor",     "t,r,I",   0,    (int) M_XOR_I,    INSN_MACRO      },
-{"xori",    "t,r,i",   0x38000000, 0xfc000000, WR_t|RD_s       },
+{"xori",    "t,r,i",   0x38000000, 0xfc000000, WR_t|RD_s,      I1      },
 {"wait",    "",                0x42000020, 0xffffffff, TRAP,   I3      },
 {"waiti",   "",                0x42000020, 0xffffffff, TRAP,   L1      },
 {"wb",             "o(b)",     0xbc040000, 0xfc1f0000, SM|RD_b,        L1      },
@@ -981,10 +899,10 @@ const struct mips_opcode mips_builtin_opcodes[] = {
    change the state of the processor and if they do it's up to the
    user to put in nops as necessary.  These are at the end so that the
    disasembler recognizes more specific versions first.  */
-{"c0",      "C",       0x42000000, 0xfe000000, 0               },
-{"c1",      "C",       0x46000000, 0xfe000000, 0               },
-{"c2",      "C",       0x4a000000, 0xfe000000, 0               },
-{"c3",      "C",       0x4e000000, 0xfe000000, 0               },
+{"c0",      "C",       0x42000000, 0xfe000000, 0,      I1              },
+{"c1",      "C",       0x46000000, 0xfe000000, 0,      I1              },
+{"c2",      "C",       0x4a000000, 0xfe000000, 0,      I1              },
+{"c3",      "C",       0x4e000000, 0xfe000000, 0,      I1              },
 {"cop0",     "C",      0,    (int) M_COP0,         INSN_MACRO  },
 {"cop1",     "C",      0,    (int) M_COP1,         INSN_MACRO  },
 {"cop2",     "C",      0,    (int) M_COP2,         INSN_MACRO  },