i965/fs: Add support for translating ir_triop_fma into MAD.
authorMatt Turner <mattst88@gmail.com>
Wed, 24 Apr 2013 00:32:26 +0000 (17:32 -0700)
committerMatt Turner <mattst88@gmail.com>
Tue, 27 Aug 2013 22:03:30 +0000 (15:03 -0700)
Reviewed-by: Ian Romanick <ian.d.romanick@intel.com>
src/mesa/drivers/dri/i965/brw_fs.cpp
src/mesa/drivers/dri/i965/brw_fs.h
src/mesa/drivers/dri/i965/brw_fs_channel_expressions.cpp
src/mesa/drivers/dri/i965/brw_fs_visitor.cpp

index 52fa6f4a750a497841c08bf785495590cf6149b0..b770c0e9e19e04bf5ed0b4dc15e044bd31c591bf 100644 (file)
@@ -179,6 +179,7 @@ ALU3(BFI2)
 ALU1(FBH)
 ALU1(FBL)
 ALU1(CBIT)
+ALU3(MAD)
 
 /** Gen4 predicated IF. */
 fs_inst *
index 9d240b588ef14b146b0130a08e66c9c34dc35f77..cb4ac3b455f65ae711c991a0c2389487483326fb 100644 (file)
@@ -285,6 +285,7 @@ public:
    fs_inst *FBH(fs_reg dst, fs_reg value);
    fs_inst *FBL(fs_reg dst, fs_reg value);
    fs_inst *CBIT(fs_reg dst, fs_reg value);
+   fs_inst *MAD(fs_reg dst, fs_reg c, fs_reg b, fs_reg a);
 
    int type_size(const struct glsl_type *type);
    fs_inst *get_instruction_generating_reg(fs_inst *start,
index 4afae245d0be302b96c7fbbbf76f4b643e527b8f..fa02d9be87b163377f824781b6b672424e16f981 100644 (file)
@@ -360,6 +360,7 @@ ir_channel_expressions_visitor::visit_leave(ir_assignment *ir)
       assert(!"not yet supported");
       break;
 
+   case ir_triop_fma:
    case ir_triop_lrp:
    case ir_triop_bitfield_extract:
       for (i = 0; i < vector_elements; i++) {
index 6186a9c0c5039f40d781c62df607b5df3eb6e627..b0494364a1ddd93cbf384f0ebc51fec52898680d 100644 (file)
@@ -718,6 +718,13 @@ fs_visitor::visit(ir_expression *ir)
       break;
    }
 
+   case ir_triop_fma:
+      /* Note that the instruction's argument order is reversed from GLSL
+       * and the IR.
+       */
+      emit(MAD(this->result, op[2], op[1], op[0]));
+      break;
+
    case ir_triop_lrp:
       emit_lrp(this->result, op[0], op[1], op[2]);
       break;