return sigbit_driver_map.at(sig);
}
- RTLIL::SigBit& driver_port(RTLIL::SigBit sig)
+ RTLIL::SigSpec driver_port(RTLIL::SigBit sig)
{
RTLIL::Cell *cell = driver_cell(sig);
+ if (!cell) {
+ return RTLIL::SigSpec();
+ }
+
for (auto &port : cell->connections_) {
if (ct.cell_output(cell->type, port.first)) {
RTLIL::SigSpec port_sig = sigmap(port.second);
}
}
}
+
+ return RTLIL::SigSpec();
}
void setup_netlist(RTLIL::Module *module, const CellTypes &ct)
// If the register bit cannot change, we can replace it with a constant
if (!counter_example_found) {
- RTLIL::SigBit &driver_port = net.driver_port(q_sigbit);
+ RTLIL::SigSpec driver_port = net.driver_port(q_sigbit);
RTLIL::Wire *dummy_wire = mod->addWire(NEW_ID, 1);
for (auto &conn : mod->connections_)