aarch64: Tighten condition on sve/sel* tests
authorRichard Sandiford <richard.sandiford@arm.com>
Wed, 13 Jan 2021 11:49:45 +0000 (11:49 +0000)
committerRichard Sandiford <richard.sandiford@arm.com>
Wed, 13 Jan 2021 11:49:45 +0000 (11:49 +0000)
Noticed while testing on a different machine that the sve/sel_*.c
tests require .variant_pcs support but don't test for it.
.variant_pcs post-dates SVE so there shouldn't be a need to test
for both.

gcc/testsuite/
* gcc.target/aarch64/sve/sel_1.c: Require aarch64_variant_pcs.
* gcc.target/aarch64/sve/sel_2.c: Likewise.
* gcc.target/aarch64/sve/sel_3.c: Likewise.

gcc/testsuite/gcc.target/aarch64/sve/sel_1.c
gcc/testsuite/gcc.target/aarch64/sve/sel_2.c
gcc/testsuite/gcc.target/aarch64/sve/sel_3.c

index 9c581c52fde77efb5365a6bec25e1a5e02ad9770..65208ddbdf1a828d30d72eb21ca8709f094b9489 100644 (file)
@@ -1,4 +1,4 @@
-/* { dg-do assemble { target aarch64_asm_sve_ok } } */
+/* { dg-do assemble { target aarch64_variant_pcs } } */
 /* { dg-options "-O2 -msve-vector-bits=256 --save-temps" } */
 /* { dg-final { check-function-bodies "**" "" } } */
 
index 60aaa878534b2d6fbbdfe67f24bf34707e8da38f..8087073b662a34d34f6f9b7c4f53f64b38bd2e48 100644 (file)
@@ -1,4 +1,4 @@
-/* { dg-do assemble { target aarch64_asm_sve_ok } } */
+/* { dg-do assemble { target aarch64_variant_pcs } } */
 /* { dg-options "-O2 -msve-vector-bits=256 --save-temps" } */
 /* { dg-final { check-function-bodies "**" "" } } */
 
index 36ec15b7da6afa76d0ecfc8b52c53e06e7e2579b..68f9d97ea722492f8ccc6943739544414b901656 100644 (file)
@@ -1,4 +1,4 @@
-/* { dg-do assemble { target aarch64_asm_sve_ok } } */
+/* { dg-do assemble { target aarch64_variant_pcs } } */
 /* { dg-options "-O2 -msve-vector-bits=256 --save-temps" } */
 /* { dg-final { check-function-bodies "**" "" } } */